[发明专利]一种视频SAR实时成像中CS算法的FPGA实现方法

权利要求书

1.一种视频SAR实时成像中CS算法的FPGA实现方法，其特征在于，包括以下步骤：

a、雷达回波数据采集；

b、通过数据缓冲模块将数据整合存入第一DDR3 SDRAM和第二DDR3 SDRAM；具体为：数据缓冲模块将ADC采集的32bits回波数据通过FIFO整合为512bits传输至第一DDR3SDRAM和第二DDR3SDRAM中，当8192*8192*32bits的回波数据存入第一DDR3SDRAM后，下一帧数据传输至第二DDR3SDRAM，从而完成数据传输的乒乓操作；

c、将第一DDR3 SDRAM和第二DDR3 SDRAM的数据通过RAM数据选择模块输入至第一FFT模块进行方位向傅里叶变换；具体为：第一DDR3 SDRAM和第二DDR3 SDRAM将数据输出至RAM数据选择模块，RAM数据选择模块包含2个RAM组，每个RAM组包含4块RAM，每块RAM的深度为4个方位向数据的长度，2个RAM组通过乒乓操作分别存入16个方位向数据并输出至第一FFT模块以保证DDR输出数据无间断的处理，第一FFT模块包含4个可改变模式的FFT核，通过指令设定为FFT模式或IFFT模式，在数据第一次进入第一FFT模块时，第一FFT模块设定为FFT模式，以完成方位向快速傅里叶变换；第一FFT模块采用vivado的FFT IP核；

d、将第一FFT模块的输出数据与CS校正因子计算模块的因子输入第一复乘模块进行相乘完成补余距离徙动校正中的Chirp Scaling操作；第一复乘模块采用vivado的Floating-point IP核的multiply、add、sub三个模式组合完成复乘计算；

e、将第一复乘模块的输出数据通过串并转换模块，将每一路输出的16个32bits数据整合为512bits数据存入第三DDR3SDRAM，从而将8192*8192*32bits数据全部存入第三DDR3SDRAM；

f、将第三DDR3 SDRAM的数据通过RAM数据选择模块送入第二FFT模块进行距离向傅里叶变换；具体为：第三DDR3 SDRAM输出数据输入至RAM数据选择模块，RAM组再次通过乒乓操作存储数据并输出至第二FFT模块，在数据第一次进入第二FFT模块时，第二FFT模块设定为FFT模式，以完成距离向快速傅里叶变换；第二FFT模块的结构与第一FFT模块的结构相同；

g、将第二FFT模块的输出数据与距离压缩模块的因子输入第二复乘模块进行相乘完成距离压缩；第二复乘模块与第一复乘模块的实现方式相同；

h、将第二复乘模块的输出数据输入第一FFT模块进行距离向傅里叶逆变换并通过串并转换模块整合存入第一DDR3 SDRAM和第二DDR3 SDRAM；具体为：第二复乘模块输出数据至第一FFT模块1，此时第一FFT模块设定为IFFT模式，以完成距离向快速傅里叶逆变换，第一FFT模块的输出通过串并转换模块，将每一路输出的16个32bits数据整合为512its数据存入第一DDR3 SDRAM和第二DDR3 SDRAM；

i、将第一DDR3 SDRAM和第二DDR3 SDRAM的数据通过RAM数据选择模块和方位压缩以及残余相位因子计算模块的因子输入第三复乘模块进行方位压缩及相位校正；第三复乘模块的实现方式与第一复乘模块的实现方式相同；

j、将第三复乘模块的输出数据输入第二FFT模块进行方位向傅里叶逆变换并取模输出；具体为：第三复乘模块输出数据至第二FFT模块，此时第二FFT模块设定为IFFT模式，以完成方位向快速傅里叶逆变换，最后再通过取模获得图像数据，此时第二DDR3 SDRAM开始输出数据，第一DDR3 SDRAM重新接收回波数据。

2.根据权利要求1所述的一种视频SAR实时成像中CS算法的FPGA实现方法，其特征在于，所述RAM组中每个RAM块的数据输入位宽等于原始数据的位宽32bits，深度等于4个方位向数据的长度32768。

3.根据权利要求1所述的一种视频SAR实时成像中CS算法的FPGA实现方法，其特征在于，所述第一FFT模块、第二FFT模块中的FFT均为4核，采样点数为8192，且采用pipelined模式。