[发明专利]半导体器件的制备方法

说明书

本申请公开一种半导体器件的制备方法，能够缓解STI结构中的浅沟槽上下转角处过于尖锐时引发的尖端放电问题，使浅沟槽上下转角处更圆润，缓解因上下转角尖锐造成的应力和电性不良的问题。所述半导体器件的制备方法，包括以下步骤：提供衬底，所述衬底的上表面形成有沟槽；对所述沟槽的上转角和/或下转角进行离子掺杂，从而提高所述上转角和/或下转角处的衬底材料的被氧化活性，所述上转角对应至所述沟槽的侧壁与所述衬底的上表面之间构成的夹角，所述下转角对应至所述沟槽的底面和侧壁之间构成的夹角；对所述沟槽内表面进行氧化处理，至少在所述上转角和/或下转角处形成氧化衬底材料层。

技术领域

本申请涉及半导体器件领域，具体涉及半导体器件的制备方法。

背景技术

半导体制造从0.18微米的产品开始，器件隔离都导入了STI（Shallow TrenchIsolation，浅沟道隔离）工艺取代传统的FOX（Field Oxide，场氧化物）工艺。用炉管工艺制备STI的浅沟槽中的衬垫氧化物（Liner Oxide）时，很容易出现浅沟槽的上下角尖角或晶面效应，导致该沿浅沟槽内壁形成的衬垫氧化物在浅沟槽的上下转角处的圆弧度不佳，造成应力和电性不良，引起尖端放电。

如何缓解该浅沟槽上下转角处过于尖锐引起的应力和电性不良的问题，是本领域亟待解决的问题。

发明内容

鉴于此，本申请提供一种半导体器件的制备方法，能够缓解STI结构中的浅沟槽上下转角处过于尖锐时引发的尖端放电问题，使浅沟槽上下转角处更圆润，缓解因上下转角尖锐造成的应力和电性不良的问题。

本申请提供一种半导体器件的制备方法，包括以下步骤：提供衬底，所述衬底的上表面形成有沟槽；对所述沟槽的上转角和/或下转角进行离子掺杂，从而提高所述上转角和/或下转角处的衬底材料的被氧化活性，所述上转角对应至所述沟槽的侧壁与所述衬底的上表面之间构成的夹角，所述下转角对应至所述沟槽的底面和侧壁之间构成的夹角；对所述沟槽内表面进行氧化处理，至少在所述上转角和/或下转角处形成氧化衬底材料层。

可选的，所述对所述沟槽的上转角和/或下转角进行离子掺杂包括：对所述沟槽的上转角和/或下转角进行氧离子和/或氢离子和/或包含氧离子的原子团和/或包含氢离子的原子团掺杂。

可选的，所述氧化衬底材料层的厚度为100Å到400Å。

可选的，通过离子注入的方式对所述沟槽的上转角和/或下转角进行离子掺杂，且对所述沟槽的上转角和/或下转角进行离子注入时，注入能量为1KeV至10KeV，离子注入剂量为1E15至5E15 ions/cm²。

可选的，所述对所述沟槽的下转角进行离子注入时，离子注入的方向与所述衬底上表面法线形成的注入角度为0°到10°；和/或：所述对所述沟槽的上转角进行离子注入时，离子注入的方向与所述衬底上表面法线形成的注入角度为35°到45°。

可选的，所述对所述沟槽的上转角和/或下转角进行离子掺杂后，以及在所述对所述沟槽内表面进行氧化处理前，所述制备方法还包括以下步骤：对所述沟槽的侧壁表面和底面进行预清洁。

可选的，所述对所述沟槽的侧壁表面和底面进行预清洁包括：对所述沟槽的侧壁表面和底面进行湿法清洗。

可选的，所述对所述沟槽内表面进行氧化处理包括：采用热氧化工艺和ISSG原位水汽法中的至少一种制备所述氧化衬底材料层。

可选的，所述衬底包括硅衬底，所述氧化衬底材料层包括氧化硅材料层。

可选的，所述衬底上表面还形成有功能层，所述沟槽沿垂直所述功能层上表面向下的方向贯穿所述功能层，并暴露所述衬底内部。

可选的，所述对所述沟槽的上转角和/或下转角进行离子掺杂前，还包括以下步骤：对沿所述沟槽的外缘分布的功能层进行回退处理，直至暴露所述沟槽的上转角。