[发明专利]一种进位链延时测量校准方法及装置

说明书

本发明提供一种进位链延时测量校准方法及装置，包括：在设定和校验温度后，通过可调延时单元接收输入信号，形成延时信号；通过延时进位链单元接收所述延时信号，利用所述延时进位链单元内部的n个延时单元逐一对所述延时信号进行延时；通过控制单元调整所述可调延时单元的延时时长，并对所述延时进位链单元内的n个抽头在采样时刻点进行采样，并通过采样结果获取任一所述延时单元的延时时长。本发明所述的方法将传统的样本统计学的方式转换为可调延时单元的延时时长计算，在可调延时单元精度足够的前提下，能够有效提升进位链延时测量校准精度和测量速度。

技术领域

本发明涉及集成电路自动化测试装备技术领域，尤其涉及一种提高进位链延时精度的方法及装置。

背景技术

在集成电路自动化测试装备中，TMU时间测量单元、DIO数字通道单元等诸多功能都需要精准时间测量和精准时间控制技术。采用FPGA内部延时进位链来实现精准时间测量或控制是最常规的技术手段，然而因FPGA芯片内的进位链延时参数是范围指标，每颗芯片的延时参数不一致，同一颗芯片的不同进位链延时也不一致，同一颗芯片的同一个进位链的延时也会随温度变化而变化，且FPGA内部不同进位链级联过程的布线走线差异也会影响时间测量和控制精度，这就导致采用FPGA进位链技术方案的时间测量单元或时间控制单元的精度较低且一致性较差。如何对功能设计中使用的进位链延时进行精确测量并在应用中加以校准是至关重要的。

传统的校准方法是向一串首尾相连的进位链中输入大样本随机时间脉冲，然后统计脉冲边沿落入各进位链中的概率，采用大样本统计学的方式计算出各进位链的精确时间（码密度校准法），该方法采用的是统计学方法，其校准精度取决于样本大小，因此高精度校准需要输入和测量的样本非常大，校准时间较长。且该方法只能统计出一串进位链中各进位链延时所占的比例，通过进位链总延时乘以该进位链所占比例来计算出该进位链延时，其延时精度受进位链总延时测量进度影响。

总之，现有的FPGA内进位链延时精度低且校准时间长。

发明内容

为了解决现有技术的问题，本发明提供一种进位链延时测量校准方法及装置，能够至少解决现有技术中的一个技术问题。

本发明解决上述技术问题所采取的技术方案是：

一种进位链延时测量校准方法，包括：

在设定和校验温度后，通过可调延时单元接收下边沿信号，形成延时信号；

通过延时进位链单元接收所述延时信号，利用所述延时进位链单元内部的n个延时单元逐一对所述延时信号进行延时；

通过控制单元逐步增量调整所述可调延时单元的延时时长，并对所述延时进位链单元内的n个抽头在采样时刻点进行采样；

根据第n个抽头触发器采样值发生变化时的可调延时单元的延时时长以及第n-1个抽头触发器采样值发生变化时的可调延时单元的延时时长，获取第n个延时单元的延时时长。

所述“根据第n个抽头触发器采样值发生变化时的可调延时单元的延时时长以及第n-1个抽头触发器采样值发生变化时的可调延时单元的延时时长，获取第n个延时单元的延时时长”的步骤，包括：

将所述延时进位链单元内的n个抽头的触发器采样值均为0时，作为初始状态；

逐步增量调整所述可调延时单元的延时时长：

当，所述延时进位链单元内的第n个抽头的触发器采样值为1，其他抽头采样为0时，记录所述可调延时单元的延时时长为x；

当，所述延时进位链单元内的第n-1个抽头和第n个抽头的触发器采样值均为1，其他抽头采用为0时，记录所述可调延时单元的延时时长为y；

则在所述设定温度下所述延时进位链单元内部的第n个延时单元的延时时长为：