[发明专利]一种处理器预测访存相关性的实现方法

说明书

本发明公开了一种处理器预测访存相关性的实现方法，该方法包括：为处理器的流水线中每个物理寄存器条目定义两个用于判断相关性的标志位；在发射流水线的唤醒阶段，根据预置的判断条件判断物理寄存器条目的状态并生成状态信息；将状态信息下发至流水线中的其他工作单元。根据本发明公开的方法能够减少LSU指令在发生访存相关性失败时回滚操作的概率，从而提高处理器的流水线执行效率。

技术领域

本发明涉及处理器技术领域，尤其涉及一种处理器预测访存相关性的实现方法。

背景技术

在处理器中，通常采用乱序处理提高指令执行的并行度，从而提高处理器的性能，但是乱序处理会带来相关性问题，特别是在访存指令中。通常在处理器流水线使用Replay机制来解决相关性的问题，Replay机制在检查到load-store等指令集时，会在依赖性失败的时候冲刷相关的部分流水线，然后让处理器的后端流水按照修正过的指令顺序执行之前使用错误数值的部分，由此，相比于冲刷整条流水线而言，可有效降低整个流水线的冲刷成本。

但是，Replay机制部分流水线仍具有一定的时延成本，会造成处理器的性能损失，且其实现方式需要大量的硬件成本。比如现在大部分处理器，当接收到replay信号时，只需要恢复流水线后端包含dispatch、issue、execution和memory的部分，通常会在dispatch或issue阶段实现一个和发射槽容量基本相同的保留槽，用于在需要replay时恢复错误执行的指令并重新执行。可是在指令真正的完成提交前，保留槽的指令会一直保留，而保留槽的实现是需要大量的寄存器，大大的提高了整个流水线的硬件成本。

发明内容

本发明所要解决的技术问题在于，提供一种处理器预测访存相关性的实现方法，能够减少LSU指令在发生访存相关性失败时回滚操作的概率，从而提高处理器的流水线执行效率。

为了解决上述技术问题，本发明第一方面公开了一种处理器预测访存相关性的实现方法，所述方法包括：为处理器的流水线中每个物理寄存器条目定义两个用于判断相关性的标志位；在发射流水线的唤醒阶段，根据预置的判断条件判断所述物理寄存器条目的状态并生成状态信息；将所述状态信息下发至流水线中的其他工作单元。

在一些实施方式中，所述为处理器的流水线中每个物理寄存器条目定义两个用于判断相关性的标志位，包括：基于两位格雷码在所述物理寄存器条目上添加两个标志位，其中，所述标志位包括可能使用的标志位和最近更新的标志位。

在一些实施方式中，所述标志位为可能使用的标志位，所述可能使用的标志位实现为：使用格雷码00定义所述可能使用的标志位状态为最近一段时间无使用；使用格雷码01定义所述可能使用的标志位状态为最近使用过当前物理寄存器且使用频率增加；使用格雷码11定义所述可能使用的标志位状态为使用当前物理寄存器频繁；使用格雷码10定义所述可能使用的标志位状态为最近使用过当前物理寄存器且使用频率下降。

在一些实施方式中，所述标志位为最近更新的标志位，所述最近更新的标志位实现为：使用格雷码00定义所述最近更新的标志位状态为最近一段时间无更新；使用格雷码01定义所述最近更新的标志位状态为最近更新过当前物理寄存器且更新频率增加；使用格雷码11定义所述最近更新的标志位状态为更新当前物理寄存器频繁；使用格雷码10定义所述最近更新的标志位状态为最近更新过当前物理寄存器且更新频率下降。

在一些实施方式中，根据预置的判断条件判断所述物理寄存器条目的状态并生成状态信息，包括：获取每个物理寄存器条目的标志位；根据标志位的格雷码和预置的判断条件对所述物理寄存器条目进行逻辑关系检查；根据所述逻辑关系检查生成状态信息；其中，所述状态信息包括直接采用标志位状态信息、检查LSU指令流水线状态信息和检查store指令状态信息。