[发明专利]一种外延隔离LED芯片及其制备方法

说明书

本发明提供一种外延隔离LED芯片及其制备方法，包括：提供衬底，在衬底上刻蚀形成凹槽；分别在凹槽的底部、侧壁及顶部沉积抑制外延层生长的化合物；通过刻蚀分别去除在凹槽的顶部和底部沉积的化合物；并依次在凹槽的底部生长N型半导体层、发光层和P型半导体层。本发明中的外延隔离LED芯片及其制备方法，通过首先在衬底上刻蚀出凹槽，形成自隔离的结构，并在凹槽侧壁沉积抑制外延层生长的化合物，在自隔离的结构上生长外延层，提前将芯片进行隔离再生长外延层能够避免刻蚀对外延层的污染，提高了芯片的发光效率。

技术领域

本发明涉及半导体技术领域，特别涉及一种外延隔离LED芯片及其制备方法。

背景技术

随着Micro LED显示技术的发展，LED芯片的尺寸越来越小。LED芯片通常一端包括P型半导体，在空穴占主导地位，另一端是N型半导体主要是电子。当两种半导体连接，将形成一个P-N结。当电流通过导线作用于晶片时，电子就会被推向P区，在P区里电子跟空穴复合，最后以光子的形式发出能量。

完整的电路是由分离的器件由特定电学通路连接起来的，因此在集成电路制造中必须将器件隔离开来，以使器件互连形成所需特定的电路结构。

现有技术中，LED行业的常见的隔离技术主要包括：首先在衬底上沉积N外延和MQW和P外延，外延层沉积完成后，再在此基础上，利用ICP刻蚀将外延层刻蚀至PSS层，从而将芯片隔离以形成独立的芯片，后续对芯片进行研磨切割测试。然而，上述隔离技术中的刻蚀过程中将导致外延层污染，从而影响LED芯片发光效率。

发明内容

基于此，本发明的目的是提供一种外延隔离LED芯片及其制备方法，解决背景技术中隔离技术中刻蚀造成外延层污染，导致LED芯片发光效率低的问题。

本发明提供一种外延隔离LED芯片制备方法，方法包括：

提供衬底，在所述衬底上形成第一光刻图形，刻蚀出与所述第一光刻图形相应的图形，以使在所述衬底上形成凹槽；

分别在所述凹槽的底部、侧壁及顶部沉积抑制外延层生长的化合物；

通过刻蚀分别去除在所述凹槽的顶部和底部沉积的所述化合物；

在所述衬底上形成第二光刻图形，刻蚀出与所述第二光刻图形相应的图案，并依次在所述凹槽的底部生长N型半导体层、发光层和P型半导体层。

本发明中的外延隔离LED芯片制备方法，通过首先在衬底上刻蚀出凹槽，并在凹槽的底部、侧壁及顶部沉积抑制外延层生长的化合物，接着利用刻蚀技术去除凹槽顶部和顶部的化合物，保留侧壁的化合物包裹住凹槽，形成自隔离的结构，能够提前将芯片进行隔离，进而在自隔离的结构上生长外延层，提前形成的自隔离结构再生长外延层能够避免刻蚀对外延层的污染，且后续切割工艺时可沿衬底凹槽的两侧切割，从而不会损伤芯片，解决了背景技术中的隔离技术中刻蚀造成外延层污染，导致LED芯片发光效率低的问题。进一步的，因凹槽的侧壁包裹有抑制外延层生长的化合物，外延层将主要在衬底1底部生长，避免了在侧壁的生长，从而占据更大的芯片面积，提高了芯片的发光亮度。

进一步的，凹槽的深度为5um-15um。

进一步的，化合物为氧化物或氮化物。

进一步的，第二光刻图形为圆锥。

进一步的，衬底为蓝宝石衬底。

进一步的，在分别在凹槽的底部、侧壁及顶部沉积化合物的步骤中：

将第一气体反应剂通入腔体，控制通入时间为0.1s-60s；

停止通入第一气体反应剂，通入吹扫气体将腔体内残留的第一气体反应剂去除，并控制吹入时间为0.1s-60s，吹扫气体包括惰性气体；

将第二气体反应剂通入腔体，控制通入时间为0.1s-60s；