[发明专利]提供多个阈值电压的器件及其制造方法

说明书

本公开涉及提供多个阈值电压的器件及其制造方法。一种方法包括：在半导体工件上形成电介质层、在电介质层上形成第一偶极材料的第一图案化层、并且在第一温度下执行第一热驱入操作，以在电介质层的位于第一图案化层下面的第一部分中形成扩散特征。该方法还包括：形成第二偶极材料的第二图案化层，其中，第二图案化层的第一区段在扩散特征上并且第二图案化层的第二区段与扩散特征相偏离。该方法还包括：在第二温度下执行第二热驱入操作，其中，第二温度低于第一温度。该方法另外包括：在电介质层上形成栅极电极层。

技术领域

本申请总体地涉及半导体技术领域，并且更具体地涉及提供多个阈值电压的器件及其制造方法。

背景技术

半导体集成电路(IC)行业经历了指数式增长。IC材料和设计方面的技术进步已经产生了几代IC，其中每一代都比上一代具有更小、更复杂的电路。在IC发展过程中，功能密度(即每个芯片面积的互连器件的数目)总体增加，同时几何尺寸(即，可以使用制造工艺创建的最小组件(或线路))减少。这种按比例缩小(scaling down)的过程通常通过提高生产效率和降低相关成本而提供益处。这种按比例缩小也增加了IC加工和制造的复杂性，并且为了实现这些进步，需要在IC工艺和制造方面进行类似的发展。

例如，已经引入了基于纳米片的器件以通过增加栅极-沟道耦合、降低截止状态电流和减少短沟道效应(SCE)来改善栅极控制。基于纳米片的器件包括堆叠在一起的多个沟道层以形成由栅极结构接合的晶体管沟道。基于纳米片的器件与传统的互补金属氧化物半导体(CMOS)工艺兼容，允许这些器件在保持栅极控制和减轻SCE的同时积极地按比例缩小。然而，由于复杂的器件结构和特征之间的间距减小，实现某些功能(例如提供多个阈值电压)而不会对其他性能特性造成损失可能具有挑战性。因此，尽管常规技术通常已足以满足其预期目的，但它们并非在所有方面都令人满意。

发明内容

根据本申请的一方面，提供一种方法，包括：在半导体工件上形成电介质层；在所述电介质层上形成第一偶极材料的第一图案化层；在第一温度下执行第一热驱入操作，以在所述电介质层的位于所述第一图案化层下面的第一部分中形成扩散特征；形成第二偶极材料的第二图案化层，所述第二图案化层的第一区段位于所述扩散特征上，并且第二图案化层的第二区段与所述扩散特征相偏离；在第二温度下执行第二热驱入操作，其中，所述第二温度低于所述第一温度；并且在所述电介质层上形成栅极电极层。

根据本申请的另一方面，提供一种方法，包括：在半导体工件上形成电介质层；在所述电介质层上形成第一偶极材料的第一图案化层；执行第一热驱入操作达第一持续时间，以将所述第一偶极材料的子集驱入所述电介质层中；执行第一蚀刻操作以去除所述第一偶极材料的剩余部分；在所述电介质层上形成第二偶极材料的第二图案化层，所述第二图案化层的第一部分布置在所述电介质层的没有所述第一偶极材料的第一部分上，并且所述第二图案化层的第二部分布置在所述电介质层的具有所述第一偶极材料的第二部分上；执行第二热驱入操作达第二持续时间，其中，所述第二持续时间大于所述第一持续时间；并且执行第二蚀刻操作以去除所述第一偶极材料的剩余部分，其中，执行所述第一蚀刻操作包括：使所述电介质层的包括所述第一偶极材料的混合区域凹陷。

根据本申请的另一方面，提供一种半导体器件，包括：半导体衬底；所述半导体衬底上的第一晶体管，所述第一晶体管具有：第一沟道、第一交界层、所述第一沟道上的第一栅极电介质层、以及所述第一栅极电介质层上并与所述第一栅极电介质层交界的第一栅极电极层；以及在所述半导体衬底上的第二晶体管，所述第二晶体管具有：第二沟道、第二交界层、在所述第二沟道上的第二栅极电介质层、以及在所述第二栅极电介质层上并与所述第二栅极电介质层交界的第二栅极电极层，其中，所述第一栅极电极层和所述第二栅极电极层具有相同的成分，其中，所述第一栅极电介质层包括第一偶极材料成分，该第一偶极材料成分在所述第一栅极电介质层的半厚线处具有最大浓度，并且其中，所述第二栅极电介质层包括第二偶极材料成分，该第二偶极材料成分在所述第二栅极电介质层与所述第二交界层之间的交界处具有最大浓度。

附图说明