[发明专利]分数采样率转换器和锁相环

权利要求书

1.一种分数采样率转换器，包括：

先进先出FIFO缓冲器；

写逻辑，以第一速率将输入数据样本写入所述FIFO缓冲器；

分数插值器，其被耦接以从所述FIFO缓冲器接收所述输入数据样本，所述分数插值器以第二速率Fhi生成相应的插值数据样本作为所述分数采样率转换器的输出；和

读逻辑，使所述FIFO缓冲器中的输入数据样本传输到所述分数插值器，

其中，所述第二速率和所述第一速率的比率是大于1的分数。

2.根据权利要求1所述的分数采样率转换器，其中，所述写逻辑以构成所述第一速率Flo的第一恒定频率将所述输入数据样本写入所述FIFO缓冲器，并且

其中，所述读逻辑用于使所述FIFO缓冲器中的所述输入数据样本以平均构成所述第一速率的可变频率传输到所述分数插值器。

3.根据权利要求2所述的分数采样率转换器，其中，所述分数插值器采用线性插值从所述输入数据样本生成所述插值数据样本。

4.根据权利要求3所述的分数采样率转换器，其中，所述写逻辑包括：

寄存器，用于以所述第一速率从源接收多个输入数据样本中的每一个，所述寄存器用于在具有等于所述第一速率的频率的低频时钟Flo的对应活动沿存储所述输入数据样本，其中存储的输入数据样本在所述低频时钟的一个周期内在所述寄存器的输出处可用，所述寄存器的输出耦接所述FIFO缓冲器的输入数据端口；

触发器，其具有由所述低频时钟计时的2分频配置，所述触发器的输出用于在所述低频时钟的每个活动沿进行切换；

跨时钟域同步器，其输入耦接所述触发器的所述输出，所述跨时钟域同步器接收频率等于Fhi*Lint的高频时钟Fxo，其中Lint是整数，并且在所述高频时钟Fxo的活动沿存储所述触发器的所述输出，所述触发器所存储的输出在所述跨时钟域同步器的第二输出处用作同步信号；和

边沿检测器，其被耦接以接收所述同步信号，所述边沿检测器在所述边沿检测器的第三输出从所述同步信号以等于所述第一速率的速率产生脉冲，

其中，所述第三输出耦接所述FIFO缓冲器的写使能端，使输入数据样本以与所述高频时钟同步的所述第一速率写入所述FIFO缓冲器。

5.根据权利要求4所述的分数采样率转换器，其中，所述边沿检测器包括：

延迟元件，耦接所述第二输出，所述延迟元件将所述同步信号延迟等于所述高频时钟的一个时钟周期的持续时间，并在所述延迟元件的第四输出产生延迟的同步信号；和

异或XOR门，其被耦接以接收所述同步信号和所述延迟同步信号，并且以所述同步信号和所述延迟同步信号的XOR运算的结果产生所述脉冲。

6.根据权利要求4所述的分数采样率转换器，其中，所述FIFO缓冲器是同步FIFO缓冲器并且基于所述高频时钟进行操作。

7.根据权利要求6所述的分数采样率转换器，其中，所述分数插值器用于根据以下等式计算当前插值样本：

其中，

Xhi[m]表示所述当前插值数据样本，

Xlo[k]和Xlo[k-1]表示用于计算所述当前插值样本的输入数据样本，

Llin表示所述第二速率和所述第一速率的比率，并且

‘r’等于表达式{m–(k–1)*Llin}，其中m和k是插值样本和输入数据样本的样本索引，

所述分数采样率转换器还包括由所述高频时钟计时的实数计数器，所述实数计数器计算将由所述分数插值器使用的‘r’的值，以获得包括所述当前插值数据样本的每个插值数据样本，所述实数计数器将所述‘r’的值转发给所述分数插值器，所述实数计数器还作为所述读逻辑进行操作，

其中，所述实数计数器用于：

在所述分数采样率转换器复位时将r初始化为零；

基于具有等于Fhi的速率的中频时钟的活动沿以所述第二速率将r加1，其中所述中频时钟源自所述高频时钟Fxo并且与所述高频时钟Fxo同步；且

如果r的增量值大于或等于Llin，则将r设置为等于(r-Llin)，并使所述FIFO缓冲器中的下一个数据样本传输到所述分数插值器。