[发明专利]伪随机分频信号产生电路及方法

权利要求书

1.一种伪随机分频信号产生电路，其特征在于，包括：

伪随机序列发生模块，接收移位时钟信号，产生伪随机序列；

分频模块，接收基础时钟信号和所述伪随机序列，对所述基础时钟信号进行伪随机化分频，得到时钟分频信号；

输出模块，接收所述时钟分频信号，产生并输出伪随机时钟信号和所述移位时钟信号；

其中，所述伪随机序列发生模块包括反馈移位寄存器和异或门，所述反馈移位寄存器包括N级依次级联的第一边沿触发器，前一级所述第一边沿触发器的正向输出端接后一级所述第一边沿触发器的输入端，第一级所述第一边沿触发器的反向输出端接所述异或门的第一输入端，最后一级所述第一边沿触发器的反向输出端接所述异或门的第二输入端，所述异或门的输出端接第一级所述第一边沿触发器的输入端，每级所述第一边沿触发器的时钟控制端接所述移位时钟信号，每一级所述第一边沿触发器的正向输出端输出一个伪随机码，N个所述伪随机码构成所述伪随机序列，其中，N为大于等于2的正整数；

所述异或门包括第一反相器、第一二选一选择器、二输入与非门及N输入与非门，所述第一反相器的输入端接第一级所述第一边沿触发器的反向输出端，所述第一反相器的输出端接所述第一二选一选择器的第一输入端，所述第一二选一选择器的第二输入端作为所述异或门的第一输入端，所述第一二选一选择器的第二输入端接第一级所述第一边沿触发器的反向输出端，所述第一二选一选择器的控制端接最后一级所述第一边沿触发器的反向输出端，所述第一二选一选择器的输出端接所述二输入与非门的第一输入端，所述二输入与非门的第二输入端接所述N输入与非门的输出端，所述N输入与非门的N个输入端与N级所述第一边沿触发器的反向输出端一一对应连接，所述二输入与非门的输出端作为所述异或门的输出端，所述二输入与非门的输出端接第一级所述第一边沿触发器的输入端。

2.根据权利要求1所述的伪随机分频信号产生电路，其特征在于，N级所述第一边沿触发器的初始状态不全为零。

3.根据权利要求2所述的伪随机分频信号产生电路，其特征在于，所述第一边沿触发器包括两个串接设置的寄存器，两个所述寄存器的工作时钟相位相差180°。

4.根据权利要求3所述的伪随机分频信号产生电路，其特征在于，所述分频模块包括N级依次级联的二分频单元，前一级所述二分频单元的输出端接后一级所述二分频单元的输入端，第一级所述二分频单元的输入端接第一级所述第一边沿触发器的正向输出端，第i级所述二分频单元与第i级所述第一边沿触发器的正向输出端一一对应连接，i取2~N的整数，最后一级所述二分频单元的输出端输出所述时钟分频信号，每级所述二分频单元的时钟控制端接所述基础时钟信号。

5.根据权利要求4所述的伪随机分频信号产生电路，其特征在于，第一级所述二分频单元包括第二边沿触发器、第二二选一选择器及第三二选一选择器，所述第二边沿触发器的时钟控制端作为第一级所述二分频单元的时钟控制端，所述第二边沿触发器的时钟控制端接所述基础时钟信号，所述第二边沿触发器的正向输出端接所述第二二选一选择器的第一输入端，所述第三二选一选择器的第一输入端接第一级所述第一边沿触发器的正向输出端，所述第三二选一选择器的第二输入端接参考电压，所述第三二选一选择器的控制端接使能信号，所述第三二选一选择器的输出端接所述第二二选一选择器的第二输入端，所述第二二选一选择器的控制端接各级所述二分频单元的输出端的逻辑运算输出，所述第二边沿触发器的正向输出端作为第一级所述二分频单元的输出端。