[发明专利]基于背偏调制的半导体器件、制备方法及系统

说明书

本发明提供一种基于背偏调制的半导体器件、制备方法及系统，通过具有双绝缘层的基底，可制备具有背偏电极及中间层的半导体器件，且在半导体器件中，中间层位于绝缘层之间，并与背偏电极电连接，从而通过对功率管的静态漏电监测，可确定功率管的散热背偏，并通过背偏电极可调节降低功率管的漏电功耗，减少漏电生热；进一步的P型或N型的中间层，还可作为功率管的热沉，从而实现对功率管的散热；进一步的位于绝缘层之间且独立设置的中间层，还可在背偏调制期间避免对其他元件造成影响，同时还可提供较大的调节范围。因此，本发明可有效解决高密度集成的多功能芯片的散热问题，使得半导体器件中的电路具有较高的热稳定性。

技术领域

本发明属于半导体领域，涉及一种基于背偏调制的半导体器件、制备方法及系统。

背景技术

随着新能源汽车、智能电网、移动通讯等产业的飞速发展，功率半导体器件受到越来越多重视，如电源管理、各种电子设备驱动、射频开关等，以及随着半导体行业的发展，芯片的集成度越来越高，集成的功能也越来越多，导致芯片的散热问题越来越突出，导热性能差的问题对于大功率器件尤其明显，当器件无法及时有效的散热时，器件工作稳定性就会受到严重影响，从而散热性对于半导体器件是一个令人困扰的问题。

因此，提供一种基于背偏调制的半导体器件、系统及制备方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于背偏调制的半导体器件、制备方法及系统，用于解决现有技术中半导体器件的散热问题。

为实现上述目的及其他相关目的，本发明提供一种基于背偏调制的半导体器件的制备方法，包括以下步骤：

提供基底，所述基底包括自下而上依次叠置的衬底、第一绝缘层、中间层、第二绝缘层及器件层；

于所述器件层中形成功率管，并于所述功率管外围形成器件绝缘层；

形成第一沟槽，所述第一沟槽贯穿所述器件绝缘层及所述第二绝缘层，并显露所述中间层；

于所述第一沟槽的底部形成中间绝缘层，所述中间绝缘层贯穿所述中间层且与所述第一绝缘层相接触；

形成第二沟槽，所述第二沟槽与所述第一沟槽相连通，且所述第二沟槽贯穿所述中间绝缘层，并显露位于所述功率管下方的所述中间层的侧壁；

于所述第一沟槽及所述第二沟槽中形成背偏电极。

可选地，所述基底包括双埋层SOI基底。

可选地，采用2次智能剥离法制备所述双埋层SOI基底。

可选地，所述功率管包括P型功率管或N型功率管。

可选地，采用湿法氧化法制备所述器件绝缘层及所述中间绝缘层。

可选地，所述中间层包括P型中间层或N型中间层。

本发明还提供一种基于背偏调制的半导体器件，所述半导体器件包括：

基底，所述基底包括自下而上依次叠置的衬底、第一绝缘层、中间层、第二绝缘层及器件层，且所述器件层包括功率管及位于所述功率管外围的器件绝缘层；

第一沟槽，所述第一沟槽贯穿所述器件绝缘层及所述第二绝缘层；

中间绝缘层，所述中间绝缘层位于所述第一沟槽底部，贯穿所述中间层且与所述第一绝缘层相接触；

第二沟槽，所述第二沟槽与所述第一沟槽相连通，贯穿所述中间绝缘层，并显露位于所述功率管下方的所述中间层的侧壁；

背偏电极，所述背偏电极填充所述第一沟槽及所述第二沟槽。

可选地，所述功率管包括P型功率管或N型功率管。