[发明专利]利用新的单元几何结构增强固态功率半导体器件特性

说明书

本发明公开了一种半导体器件及其制造方法。该器件包括重掺杂第一导电类型的衬底和在衬底上形成的轻掺杂第一导电类型的外延层。衬底和外延层之间的缓冲层以衬底和外延层之间的掺杂水平掺杂第一导电类型。一种单元，包括掺杂有在外延层中形成的第二导电性的本体区域。第二种导电类型与第一种导电类型相反。所述单元包括掺杂有第一导电类型且形成在至少所述本体区域中的源极区域。所述器件还包括掺杂有第二导电类型的短接区域，所述第二导电类型形成于外延层中，所述外延层通过所述单元的本体区域与所述单元的源极区域分离，其中所述短接区域与所述源极区域导电耦合。

技术领域

本发明主要涉及金属-氧化物场效应晶体管(MOSFET)，更确切地说，是关于MOSFET单元几何结构。

背景技术

在原有技术的MOSFET器件中，每个单元的布局包括源极接头和从源极接头到靠近源极区域的本体区域的短路。源极区到本体区的短路阻止了寄生双极结晶体管(BJT)的激活，从而允许漏极和源极之间的反向电流流动，并将MOSFET的阻断电压从开放发射极击穿电压(BVCBO)降低到开放基极击穿电压(BVCEO)。原有技术的MOSFET器件因此具有相对较大的单元，因为直接靠近源极区域的区域被含有导电耦合到源极的短接接头的短接区域占据。短接区域有利于源极区域和本体区域之间的接触。短接区域占据空间，本体区域必须更大，以考虑接触。因此，现有技术单元的间距减小是有限的。

图9表示由于短接区域引起的俯仰限制的性质。如图9所示，原有技术的单元几何形状具有本体区域901，其包括源极区域904和源极区域904内的P+掺杂短接区域902。这增加了源极区域904和本体区域901的尺寸，因为源极区域904必须足够大以包围短接区域902，本体区域901必须足够大以包围扩大的源极区域904。较大的本体区域901尺寸意味着单元间距905间距较大，因为每个单元在设备表面上占据更多空间。在该沟道区域中的本体区域901和外延层结场效应晶体管(JFET)区域903之间的接触边界处形成沟道区域电荷和载流子组合，以允许电流流过器件。通道面积增加意味着器件“导通”电阻降低。随着沟道和JFET密度的增加，单元间距减小，导通电阻降低。在本发明之前，减小单元间距905具有限制，因为先前的布局将短接区域902放置在源极区域904旁边。

此外，许多原有技术的单元将共用接触金属用于源极接头和短接接头。然而，源极区和本体区具有相反的导电类型。例如，在N型器件中，源极区为N掺杂，本体区为P掺杂。P掺杂碳化硅(SiC)的最佳接触金属不同于N型掺杂碳化硅(SiC)的最佳接触金属。这意味着电极接头或源极接头使用了次优接头金属。

正是在这一前提下，提出了本发明的各种实施例。

发明内容

本发明公开了一种半导体器件，包括：一个重掺杂第一导电类型的衬底；一个轻掺杂第一导电类型的外延层，形成在衬底上；一个掺杂第二导电类型的本体区，形成在外延层中，其中第二导电类型与第一导电类型相反；一个掺杂第一导电类型的源极区，形成在本体区中；该器件还包括：一个掺杂第二导电类型的短接区，形成在外延层中，短接区通过单元的本体区与单元的源极区隔开，其中短接区导电耦合到源极区。

其中单元的本体区与短接区形成欧姆接触。

其中外延层的结场效应晶体管(JFET)区将短接区的一部分与单元的本体区隔开，并且短接区域的一个条带中断JFET区域，其中短接区域的所述条带与单元的本体区域形成欧姆接触。

其中短接区域的条带宽度足以使电流从短接区域流向本体区域。

其中，还包括一个以上的单元，其中短接区在两个和多个单元之间共享。

其中多个单元中的每个单元都由JFET区域隔开，其中JFET区域的宽度被选择为具有足够低的导通电阻和减弱的穿越栅极氧化物的电场。

其中，包括一个在衬底和外延层之间的缓冲层，其中缓冲层掺杂第一导电类型，其掺杂水平在衬底的掺杂水平和外延层的掺杂水平之间。