[发明专利]放大电路、控制方法和存储器

说明书

本公开涉及半导体电路设计领域，特别涉及放大电路、控制方法和存储器，包括：感测放大电路，包括读出节点、互补读出节点、第一节点和第二节点；隔离电路，与读出节点、互补读出节点、位线和互补位线耦合；隔离电路被配置为，在感测放大阶段，将读出节点耦合至位线，并将互补读出节点耦合至互补位线；偏移消除电路，与位线、互补位线、读出节点、互补读出节点耦合；偏移消除电路被配置为，在偏移消除阶段，将位线耦合至互补读出节点，并将互补位线耦合至读出节点；处理电路，耦合偏移消除电路，被配置为，获取存储器温度，并基于存储器温度，调整偏移消除阶段的持续时间，以基于温度动态调整偏移消除阶段的处理时间，以优化存储器的性能。

技术领域

本公开涉及半导体电路设计领域，特别涉及一种放大电路、控制方法和存储器。

背景技术

动态随机存取存储存储器(Dynamic Random Access Memory，DRAM)通过单元电容中的电荷来存储数据；单元电容耦合位线和互补位线，在DRAM中，当执行读写操作或刷新操作时，放大电路需要读出并放大位线和互补位线之间的电压差。

构成放大电路的晶体管可能由于工艺变化、温度等因素而具有不同的器件特征，例如，相适配的晶体管具有不同的阈值电压，这种不同的器件特征会导致放大电路中产生偏移噪声；由于放大电路中存在偏移噪声，会降低放大电路的有效读出裕度，从而降低DRAM的性能。

发明内容

通过在感测放大阶段前新增偏移消除阶段，以消除放大电路中的偏移噪声，但偏移消除阶段需要额外占用数据处理时间，会影响存储器的数据处理时序，如何保证偏移消除的准确性，并减少偏移消除阶段的处理时间，对存储器的性能提升具有重大意义。

本公开实施例提供一种放大电路、控制方法和存储器，在保证偏移消除准确性的同时，基于温度动态调整偏移消除阶段的处理时间，以优化存储器的性能。

本公开实施例提供了一种放大电路，与位线和互补位线耦合，包括：感测放大电路，包括读出节点、互补读出节点、第一节点和第二节点，在感测放大阶段和偏移消除阶段，第一节点用于接收高电平，第二节点用于接收低电平；隔离电路，与读出节点、互补读出节点、位线和互补位线耦合；隔离电路被配置为，在感测放大阶段，将读出节点耦合至位线，并将互补读出节点耦合至互补位线；偏移消除电路，与位线、互补位线、读出节点、互补读出节点耦合；偏移消除电路被配置为，在偏移消除阶段，将位线耦合至互补读出节点，并将互补位线耦合至读出节点；处理电路，耦合偏移消除电路，被配置为，获取存储器温度，并基于存储器温度，调整偏移消除阶段的持续时间。

存储器温度越高，感测放大电路能更快地完成偏移消除和感测放大，存储器温度越低，感测放大电路需要更长时间完成偏移消除和感测放大。相应地，在存储器温度升高时，适量缩短偏移消除时间，在存储器温度降低时，适量延长偏移消除时间，通过在偏移消除阶段根据存储器温度适应性调节偏移消除阶段的持续时间，实现对存储器偏移消除时间的动态调整，以优化存储器的性能。

另外，处理电路，包括：温度检测电路，被配置为，获取存储器温度；配置电路，耦合温度检测电路，被配置为，基于存储器温度获取对应于存储器温度的偏移消除时间；控制电路，耦合配置电路和偏移消除电路，被配置为，在偏移消除阶段，提供偏移消除时间的偏移消除信号。

另外，若存储器温度升高，处理电路被配置为，基于存储器温度，缩短偏移消除阶段的持续时间；若存储器温度降低，处理电路被配置为，基于存储器温度，延长偏移消除阶段的持续时间。

另外，偏移消除电路，包括：第一偏移消除晶体管，源极或漏极中的其中一端子耦合位线，另一端子耦合互补读出节点，栅极用于接收偏移消除信号；第一偏移消除晶体管被配置为，在偏移消除阶段，基于偏移消除信号导通，将互补读出节点耦合至位线；第二偏移消除晶体管，源极或漏极中的其中一端子耦合互补位线，另一端子耦合读出节点，栅极用于接收偏移消除信号；第二偏移消除晶体管被配置为，在偏移消除阶段，基于偏移消除信号导通，将读出节点耦合至互补位线。