[发明专利]一种去耦电容优化选择方法、系统在审
申请号: | 202210084293.0 | 申请日: | 2022-01-20 |
公开(公告)号: | CN114564909A | 公开(公告)日: | 2022-05-31 |
发明(设计)人: | 张子钰;叶峰;陈代英;柴忠勇 | 申请(专利权)人: | 北京全路通信信号研究设计院集团有限公司 |
主分类号: | G06F30/392 | 分类号: | G06F30/392;G06F30/398;G06F115/12 |
代理公司: | 北京知联天下知识产权代理事务所(普通合伙) 11594 | 代理人: | 张迎新 |
地址: | 100070 北京市丰台区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电容 优化 选择 方法 系统 | ||
本发明提出一种去耦电容优化选择方法、系统,无需每次根据仿真结果进行调整,而是根据优化选择策略,直接定量选择所有的去耦电容,在选取的过程中直接达到优化目标,无需选取后再进行优化,整体计算量较小,且易于量化;结合PDN阻抗曲线的频域特性,通过分析计算,定量选择相应的去耦电容,通过对电路板的谐振特性进行仿真分析,确定去耦电容参数及电容在PCB板上的布局规则和位置分布,利用较少的电容数量达到理想的去耦效果。本发明优化选择方法可以根据PDN阻抗特性,定量的选择去耦电容,将去耦电容的数量控制在最小范围内,去耦效果达到理想的状态,同时,优化板上布局、减小分布参数对PDN性能的影响,节约电路板空间和工程成本。
技术领域
本发明属于电子电路技术领域,特别涉及一种去耦电容优化选择方法、系统。
背景技术
随着高速大规模数字集成电路向着高速率、低功耗、高密度的方向迅速发展,电源完整性对电路设计的影响也越来越大,因此电源分配网络(Power Distribution Network,PDN)的设计合理性已成为目前的研究热点。在高速数字集成电路中,由于在电源的回流路径中存在寄生参数,寄生参数以并联的方式存在于电源路径阻抗和地路径阻抗中,会带来同步开关噪声、轨道塌陷噪声、地平面反弹噪声等,从而造成信号的完整性问题。因此,解决电源完整性的根本方法在于控制PDN阻抗,使其不超过目标值。PDN去耦原理如图1所示,以设定的目标阻抗为标准,通过增加去耦电容,使PDN阻抗达到设计要求,通过设定目标阻抗阈值,对PDN阻抗进行设计及仿真,使其在目标频率范围内小于目标阻抗阈值,达到控制电源噪声的目的。
现有的选择去耦电容的方法通常有大“V”法,Decade方法等,大“V”法是选择多个相同容值的电容进行并联,通过不断增加电容个数达到电源分配网络(以下简称PDN)的设计目标;Decade方法是选取不同数量级的电容,通过控制电容个数达到PDN设计目标。这些方法并没有根据每个电源网络的频域特性有针对性的选取电容,而是大批量的添加相同容值的电容达到去耦目的,使得选取的去耦电容参数不合理、冗余度大,一定程度上造成了电路板布线复杂、空间的浪费、去耦效果差、寄生参数影响大的问题,也增加了工程成本。
发明内容
针对上述问题,本发明提出一种去耦电容优化选择方法,所述方法包括:
确定需添加去耦电容的总寄生电容和总寄生电感的参数范围;
选择去耦电容规格,并确定所选去耦电容的总寄生电容值和总寄生电感值;
判断所选去耦电容的总寄生电容值和总寄生电感值是否在所述参数范围内,若是;
则对PCB板进行谐振仿真,确定去耦电容的PCB布局设计,完成去耦电容优化选择。
进一步的,需添加去耦电容的总寄生电感Lall的上限值Lmax表示为:其中,Zo表示目标阻抗,fo表示目标截止频率;Lall≤Lmax;
需添加去耦电容的总寄生电容的下限值Cmin表示为:其中,fe表示[0,fm]范围内,目标阻抗Zo与实际阻抗Z的交点,fm表示目标截止频率范围内,实际阻抗的最大反谐振点频率;Call≥Cmin。
进一步的,选择去耦电容规格包括以下步骤:
根据频率点fci确定第i个去耦电容Ci的规格,并绘制去耦电容Ci的阻抗曲线ZCi;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京全路通信信号研究设计院集团有限公司,未经北京全路通信信号研究设计院集团有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210084293.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电弧增材用镁合金丝材的制备方法
- 下一篇:一种基于清结算网络的托收系统