[发明专利]一种双层约瑟夫森结的超导集成电路及其制备方法

说明书

本发明提供一种双层约瑟夫森结的超导集成电路及其制备方法，该超导集成电路包括衬底、逻辑层及信号传输层，其中，逻辑层位于衬底上方，逻辑层包括至少一用于存储和/或运算的下层约瑟夫森结；信号传输层位于逻辑层上方并与逻辑层电连接以对逻辑层的输入输出信号进行传输，信号传输层包括至少一用于约瑟夫森传输线的上层约瑟夫森结。本发明采用双层约瑟夫森结设置，上层约瑟夫森结可无需配置偏置电阻与并联电阻，不仅有利于提高超导集成电路的集成度，还有利于提高超导集成电路的频率，且更小的约瑟夫森传输线集成面积使得上层信号传输层对下层逻辑的布线更加灵活自由。此外，信号传输层还可用于制作无源传输线，进一步提升超导集成电路的集成度。

技术领域

本发明属于超导电子学技术领域，涉及一种双层约瑟夫森结的超导集成电路及其制备方法。

背景技术

快速单磁通量子电路(Rapid Single Flux Quantum，RSFQ)是一种新兴的以单磁通量子(Single Flux Quantum，SFQ)的有无作为数字信号载体的超导数字逻辑技术，逻辑电路是由两部分组成：1、并联电阻的过阻尼约瑟夫森结(Josephson Junction，JJ)；2、连接约瑟夫森结的超导电感，由这两个基本组成部分可以提供传输或者存储一个单磁通量子的结构。由构成的超导RSFQ电路的基本要素来看，能实现的最简单的工艺结构可想而知：除了构成约瑟夫森结的超导体-绝缘体-超导体(Superconductor-Insulator-Superconductor，SIS)三层膜和电阻层以外，还需要一层绝缘层进行电阻和约瑟夫森结的隔离，并且需要另外的配线层和接地层，这两层也分别需要一层绝缘层进行金属层与金属层之间的隔离。以最简单的工艺结构为典型代表的是中国科学院上海微系统与信息技术研究所超导卓越中心研发的SIMIT-Nb03工艺，它所能承载的电路规模被限制在每厘米10⁵个约瑟夫森结量级(10⁵JJ/cm²)。在此基础上提升工艺的集成度，基本思路为几个方面：1、增加配线层的层数；2、减小工艺制备中的特征尺寸，例如：金属线的线宽极限、绝缘层孔洞的大小极限，此项与薄膜的厚度相关，薄膜越薄特征尺寸越小，一般地，超导集成工艺中的金属薄膜为铌(Niobium，Nb)，Nb的穿透深度为90nm，Nb薄膜的厚度需要超过穿透深度，为了保证台阶的覆盖，每一层薄膜需要比上一层薄膜的厚度厚至少50nm，若不引用化学机械抛光(ChemicalMechanical Polishing，CMP)的平坦化处理技术，上层的薄膜很厚，特征尺寸大，使用CMP技术能减少薄膜的厚度，相应减小特征尺寸，除此之外，特征尺寸也与光刻机设备所能达到的物理极限相关；3、减小约瑟夫森结的尺寸，没有并联外部电阻的SIS约瑟夫森结是具有回滞的，没有回滞的JJ才能保证SFQ电路的正常运作，JJ的回滞情况可由阻尼系数β_C＝2π(I_CR_N)²C_S/Φ₀J_C表征，β_C≤1代表JJ为无回滞的过阻尼状态，β_C＞1代表JJ为有回滞的欠阻尼状态。从阻尼系数的公式可以看到，为了使JJ达到无回滞的过阻尼状态，可以通过并联一个小电阻来压制阻尼系数，也可以通过提高工艺过程中的电流密度J_C来压制；4、利用很大方块电感的材料来缩小电感的占用面积。