[发明专利]一种双层约瑟夫森结的超导集成电路及其制备方法

权利要求书

1.一种双层约瑟夫森结的超导集成电路，其特征在于，包括：

衬底；

逻辑层，位于所述衬底上方，所述逻辑层包括至少一用于存储和/或运算的下层约瑟夫森结；

信号传输层，位于所述逻辑层上方并与所述逻辑层电连接以对所述逻辑层的输入输出信号进行传输，所述信号传输层包括至少一用于约瑟夫森传输线的上层约瑟夫森结。

2.根据权利要求1所述的双层约瑟夫森结的超导集成电路，其特征在于：所述信号传输层包括多个所述上层约瑟夫森结，多个所述上层约瑟夫森结的结区尺寸一致。

3.根据权利要求1所述的双层约瑟夫森结的超导集成电路，其特征在于：所述上层约瑟夫森结未并联分流电阻。

4.根据权利要求1所述的双层约瑟夫森结的超导集成电路，其特征在于：所述信号传输层还包括无源传输线。

5.根据权利要求1所述的双层约瑟夫森结的超导集成电路，其特征在于：所述超导集成电路还包括位于所述逻辑层与所述信号传输层之间的公共接地层，至少一所述下层约瑟夫森结的顶电极电连接至所述公共接地层，至少一所述上层约瑟夫森结的底电极电连接至所述公共接地层。

6.根据权利要求1所述的双层约瑟夫森结的超导集成电路，其特征在于：所述超导集成电路还包括位于所述衬底与所述逻辑层之间的电阻层，所述电阻层包括至少一与所述下层约瑟夫森结并联的分流电阻。

7.根据权利要求6所述的双层约瑟夫森结的超导集成电路，其特征在于：所述逻辑层包括多个所述下层约瑟夫森结，所述电阻层还包括用于为多个所述下层约瑟夫森结分配电流的偏置电阻。

8.根据权利要求1所述的双层约瑟夫森结的超导集成电路，其特征在于：所述超导集成电路还包括位于所述逻辑层上方的第一配线层及位于所述信号传输层上方的第二配线层，所述下层约瑟夫森结的顶电极与所述第一配线层电连接，所述上层约瑟夫森结的顶电极与所述第二配线层电连接。

9.一种双层约瑟夫森结的超导集成电路的制备方法，其特征在于，包括以下步骤：

提供一衬底，形成逻辑层于所述衬底上方，所述逻辑层包括至少一用于存储和/或运算的下层约瑟夫森结；

形成信号传输层于所述逻辑层上方，所述信号传输层与所述逻辑层电连接以对所述逻辑层的输入输出信号进行传输，所述信号传输层包括至少一用于约瑟夫森传输线的上层约瑟夫森结。

10.根据权利要求9所述的双层约瑟夫森结的超导集成电路的制备方法，其特征在于，形成所述逻辑层之前，还包括：

形成电阻层于所述衬底上，并图形化所述电阻层以得到至少一与所述下层约瑟夫森结并联的分流电阻；

形成第一绝缘层于所述衬底上以覆盖所述电阻层，并图形化所述第一绝缘层以得到显露所述电阻层的第一通孔。

11.根据权利要求10所述的双层约瑟夫森结的超导集成电路的制备方法，其特征在于：所述逻辑层包括多个所述下层约瑟夫森结，所述电阻层还包括用于为多个所述下层约瑟夫森结分配电流的偏置电阻。

12.根据权利要求9所述的双层约瑟夫森结的超导集成电路的制备方法，其特征在于，形成所述逻辑层包括以下步骤：

依次形成第一超导层、第一势垒层及第二超导层；

图形化所述第二超导层以得到所述下层约瑟夫森结的顶电极；

图形化所述第一势垒层以得到所述下层约瑟夫森结的势垒层；

图形化所述第一超导层以得到所述下层约瑟夫森结的底电极。