[发明专利]双向静电放电保护装置

权利要求书

1.一种双向静电放电保护装置，其特征在于，包括：

一第一瞬时电压抑制器芯片，包括：

一第一二极管，其阳极电性连接一第一接脚；以及

一第一PNP双极性接面晶体管，其集极电性连接所述第一接脚；

一第二瞬时电压抑制器芯片，包括：

一第二二极管，其阳极电性连接一第二接脚；以及

一第二PNP双极性接面晶体管，其集极电性连接所述第二接脚；

一第一导电线，电性连接于所述第一二极管的阴极与所述第二PNP双极性接面晶体管的射极之间；以及

一第二导电线，电性连接于所述第二二极管的阴极与所述第一PNP双极性接面晶体管的射极之间。

2.如权利要求1所述的双向静电放电保护装置，其特征在于，所述第一PNP双极性接面晶体管与所述第二PNP双极性接面晶体管的基极为浮接。

3.如权利要求1所述的双向静电放电保护装置，其特征在于，所述第一PNP双极性接面晶体管或所述第二PNP双极性接面晶体管的寄生电容大于所述第一二极管或所述第二二极管的寄生电容。

4.如权利要求1所述的双向静电放电保护装置，其特征在于，还包括：

一第一导线架，作为所述第一接脚；以及

一第一导电材，设于所述第一导线架上，并电性连接所述第一导线架，其中所述第一瞬时电压抑制器芯片设于所述第一导电材上。

5.如权利要求4所述的双向静电放电保护装置，其特征在于，所述第一二极管与所述第一PNP双极性接面晶体管以一第一P型半导体基板、一第一N型半导体磊晶层、一第一N型重掺杂区与一第一P型重掺杂区实现，所述第一P型半导体基板设于所述第一导电材上，并电性连接所述第一导电材，所述第一N型半导体磊晶层设于所述第一P型半导体基板上，所述第一N型重掺杂区与所述第一P型重掺杂区设于所述第一N型半导体磊晶层中，所述第一N型重掺杂区电性连接所述第一导电线，所述第一P型重掺杂区电性连接所述第二导电线，所述第一瞬时电压抑制器芯片还包括一第一隔离结构，所述第一隔离结构设于所述第一N型半导体磊晶层中，并位于所述第一N型重掺杂区与所述第一P型重掺杂区之间，所述第一隔离结构接触所述第一P型半导体基板，并分离所述第一N型重掺杂区与所述第一P型重掺杂区，且所述第一隔离结构的高度等于或大于所述第一N型半导体磊晶层的厚度。

6.如权利要求5所述的双向静电放电保护装置，其特征在于，所述第一隔离结构环绕所述第一N型重掺杂区与所述第一P型重掺杂区。

7.如权利要求5所述的双向静电放电保护装置，其特征在于，还包括：

一第二导线架，作为所述第二接脚；以及

一第二导电材，设于所述第二导线架上，并电性连接所述第二导线架，其中所述第二瞬时电压抑制器芯片设于所述第二导电材上。

8.如权利要求7所述的双向静电放电保护装置，其特征在于，所述第二二极管与所述第二PNP双极性接面晶体管以一第二P型半导体基板、一第二N型半导体磊晶层、一第二N型重掺杂区与一第二P型重掺杂区实现，所述第二P型半导体基板设于所述第二导电材上，并电性连接所述第二导电材，所述第二N型半导体磊晶层设于所述第二P型半导体基板上，所述第二N型重掺杂区与所述第二P型重掺杂区设于所述第二N型半导体磊晶层中，所述第二N型重掺杂区电性连接所述第二导电线，所述第二P型重掺杂区电性连接所述第一导电线，所述第二瞬时电压抑制器芯片还包括一第二隔离结构，所述第二隔离结构设于所述第二N型半导体磊晶层中，并位于所述第二N型重掺杂区与所述第二P型重掺杂区之间，所述第二隔离结构接触所述第二P型半导体基板，并分离所述第二N型重掺杂区与所述第二P型重掺杂区，且所述第二隔离结构的高度等于或大于所述第二N型半导体磊晶层的厚度。

9.如权利要求8所述的双向静电放电保护装置，其特征在于，所述第二隔离结构环绕所述第二N型重掺杂区与所述第二P型重掺杂区。