[发明专利]存储器电路及其操作方法在审
申请号: | 202210058306.7 | 申请日: | 2022-01-19 |
公开(公告)号: | CN114927148A | 公开(公告)日: | 2022-08-19 |
发明(设计)人: | 张君豪;李谷桓;周绍禹 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G11C7/12 | 分类号: | G11C7/12;G11C7/06;G11C5/14 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 电路 及其 操作方法 | ||
本发明的实施例提供了一种存储器电路及其操作方法。存储器电路包括非易失性存储器单元、连接至非易失性存储器单元并且被配置为生成第一输出信号的感测放大器以及连接至感测放大器和非易失性存储器单元的检测电路。检测电路被配置为锁存第一输出信号并中断非易失性存储器单元和感测放大器之间的电流路径。
技术领域
本发明的实施例总体涉及电子电路领域,更具体地,涉及存储器电路及其操作方法。
背景技术
半导体集成电路(IC)工业制造出各种各样的数字器件来解决多个不同领域的问题。这些数字器件中的一些,诸如存储器宏,被配置为存储数据。随着IC变得越来越小和越来越复杂,这些数字器件中的导线的电阻也会发生变化,从而影响这些数字器件的工作电压和整体IC性能。
发明内容
根据本发明的一个方面,提供了一种存储器电路,包括:非易失性存储器单元;感测放大器,连接至所述非易失性存储器单元,并且被配置为生成第一输出信号;以及检测电路,连接至所述感测放大器和所述非易失性存储器单元,所述检测电路被配置为锁存所述第一输出信号并且中断所述非易失性存储器单元和所述感测放大器之间的电流路径。
根据本发明的另一个方面,提供了一种存储器电路,包括:第一非易失性存储器单元,被配置为存储第一值;第二非易失性存储器单元,被配置为存储与所述第一值反相的第二值;第一感测放大器,连接至所述第一非易失性存储器单元,并且被配置为生成第一输出信号;第二感测放大器,连接至所述第二非易失性存储器单元,并且被配置为生成第二输出信号;以及锁存器,连接至所述第一感测放大器和所述第二感测放大器,并且被配置为锁存所述第一输出信号和所述第二输出信号。
根据本发明的又一个方面,提供了一种操作存储器电路的方法,所述方法包括:将第一值存储在第一存储器单元中;响应于选择信号而使选择晶体管导通,所述选择晶体管连接在所述第一存储器单元和第一节点之间;向所述第一存储器单元的第一字线施加第一电压,从而使第一单元电流通过所述第一存储器单元至少流至所述第一节点;通过比较器将所述第一节点的第二电压与参考电压进行比较,从而生成第一输出信号;响应于所述第一输出信号而启用检测电路;以及响应于所述检测电路的启用,中断所述选择晶体管与至少所述第一节点或第二节点之间的第一电流路径。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意,根据工业中的标准实践,各种部件没有被按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增加或减少。
图1是根据一些实施例的存储器电路的电路图。
图2是根据一些实施例的存储器电路的电路图。
图3是根据一些实施例的存储器单元的电路图。
图4是根据一些实施例的电路的电路图。
图5是根据一些实施例的电路的电路图。
图6是根据一些实施例的电路的电路图。
图7A是根据一些实施例的电路的电路图。
图7B是根据一些实施例的图7A的电路的部分的电路图。
图7C是根据一些实施例的图7A的电路的部分的电路图。
图8是根据一些实施例的诸如图7A-图7C中的电路的电路的波形的时序图。
图9是根据一些实施例的电路的电路图。
图10是根据一些实施例的诸如图9中的电路的电路的波形的时序图。
图11是根据一些实施例的电路的电路图。
图12是根据一些实施例的电路的电路图。
图13是根据一些实施例的电路的电路图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210058306.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一株具有抗菌特性的絮凝酵母及其应用
- 下一篇:可解脱弹簧圈系统