[发明专利]一种判别电平自适应的高精度输入信号接收电路

说明书

本发明公开了一种判别电平自适应的高精度输入信号接收电路，包括：偏置和滤波模块连接输入信号，输入信号经过滤波连接比较器模块第一信号输入端，偏置和滤波模块还向比较器模块提供两个偏置电压；比较器模块的输出信号连接输出整形模块的输入端；输出整形模块的数据输出端为整体电路输出，输出整形模块还向判别电平自适应产生模块输出3路控制信号；判别电平自适应产生模块根据控制信号产生判别电平到比较器模块第二信号输入端，判别电平自适应产生模块还向偏置和滤波模块提供两个偏置电压。本发明通过输出信号反馈产生波动的判别电平，可以有效提高电路进行电平判别的抗干扰噪声容限；同时比较器模块采用动态偏置，瞬间电流增大，加快响应速度。

技术领域

本发明涉及一种判别电平自适应的高精度输入信号接收电路，属于集成电路技术领域。

背景技术

在智能电网、移动通信以及新能源汽车等新兴产业的牵引下，电力电子应用系统要求进一步提高系统的效率、小型化和增加功能，特别要求系统装备在尺寸、质量、功率和效率之间的权衡，比如服务器电源管理、电池充电器和太阳能电场的微逆变器。新一代电力电子整机系统对其内部高压集成电路(HVIC)的可靠性、速度、智能化提出了更高的需求，从而进一步提高整机可靠性，并降低整机系统设计复杂度。功率集成电路(power integratedcircuit)作为系统信号处理部分和执行部分的桥梁，将功率器件与控制电路、外围接口电路及保护电路等集成在一起。功率集成技术就是需要在有限的芯片面积上实现高低压兼容、高性能、高效率与高可靠性。功率集成技术范畴包括用于制备功率集成电路的所有制造技术。

驱动芯片的输入控制信号为CPU控制器输出的PWM方波信号，通常为标准的数字逻辑电平。为了提高驱动电路对输入信号的兼容性，以及滤除输入信号中可能存在的噪声，在驱动电路的输入端，驱动芯片必须设置接口电路，对输入信号进行预处理。数字电路发展的早期，绝大多数数字器件都采用TTL和CMOS数字逻辑标准，其中逻辑高电平为5V。近几年，在功耗低、体积小的便携式设备和高速通信设备应用需求驱动下，产生了许多针对不同应用的低压、高速的数字逻辑标准，例如LVTTL、LVCMOS、HSTL、SSTL、LVPECL等，逻辑高电平电压不断降低。

图1示出了一种现有的基本输入接口电路结构，包括输入ESD(静电放电)保护电路和电平判别电路。接口电路不仅要完成信号的传输，还要完成对芯片内部的电路的ESD保护，防止由于ESD造成对电路内部的冲击而损毁电路。常用于集成电路设计的ESD保护的电路有：横向SCR、反向并联二极管、齐纳钳位和CDM钳位电路等。电平判别电路用于识别外部输入电平是逻辑“0”还是“1”，由于外部信号存在很大干扰，电平判别电路必须具备足够的抗干扰噪声容限。具体电路实现通常包括2种形式，一种为Schmitt触发器，一种为迟滞比较器。根据驱动芯片驱动对象和输入逻辑信号的速度不同，Schmitt触发器和迟滞比较器的实现电路存在很大差异。

一般理想的电平判别波形如图2上半部分所示，当输入信号高于判别电平时，输出信号为高电平；当输入信号低于判别电平，输出信号为低电平。但由于存在电源电压波动、衬底噪声以及共模尖峰干扰等影响，会使输入信号产生严重的尖峰噪声，导致实际的判别波形如图2下半部分所示，输入信号的高低电平判别输出会出现一定的信号误差，误差宽度足够宽时后续的滤波电路将难以滤除，形成数据错误。