[发明专利]一种新型单粒子加固触发器电路

说明书

本发明公开了一种新型单粒子加固触发器电路，包括：相互串联的主级锁存器以及从级锁存器，主级锁存器和/或从级锁存器的反馈环中设置有至少一个延迟元件；延迟元件用于在所处的锁存器的数据保持阶段，当该锁存器反馈环的第一节点受单粒子入射影响时，保持反馈环第二节点的电平不变，待电离辐射结束后恢复受单粒子入射影响的第一节点的电平。本申请通过简单的结构改进，提供了一种生产成本低、占用面积小且具有较好的抗单粒子翻转特性的触发器电路。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种新型单粒子加固触发器电路。

背景技术

数字电路芯片在辐射环境中，外部入射的带电粒子会引发电离辐射，在粒子的运动轨迹周围产生一定数目的电子-空穴对。当沿粒子入射方向所淀积的电子空穴对足够多时，由耗尽层收集到的电子空穴对所引起的电流会导致漏极电平的翻转，形成单粒子翻转。

传统的加固方法为双重互锁(Dual Inter-locked Storage Cell，DICE)、保护门双重互锁结构(guard-gates DICE，GDICE)等，它们通过增加传输通道及存储节点，并采用互锁结构实现。其中，DICE相当于一个四节点存储单元，数据由其中两点写入，另外两点电平由反馈形成，最终形成四点互锁结构。

但是，传统加固方式由于增加存储节点和互锁结构，造成电路的晶体管数目的增加，增大面积开销。同时由于增加互锁结构，造成数据传输速度变慢。此外，当辐射能量较高或触发器所采用的晶体管工艺尺寸较小时，传统加固结构无法通过互锁结构使电离辐射引起的节点电平得到恢复，从而发生单粒子翻转。

发明内容

本申请实施例提供了一种新型单粒子加固触发器电路，能够基于简单的结构改进，提供一种生产成本低、占用面积小且具有较好的抗单粒子翻转特性的触发器电路。

第一方面，本发明通过本发明的一实施例提供如下技术方案：

一种新型单粒子加固触发器电路，其特征在于，包括：相互串联的主级锁存器以及从级锁存器，所述主级锁存器和/或所述从级锁存器的反馈环中设置有至少一个延迟元件；所述延迟元件用于在所处的锁存器的数据保持阶段，当该锁存器反馈环的第一节点受单粒子入射影响时，保持所述反馈环第二节点的电平不变，待电离辐射结束后恢复受单粒子入射影响的所述第一节点的电平。

优选地，所述延迟元件包括电阻以及门控开关，所述电阻与所述门控开关并联，所述电阻以及所述门控开关的第一端作为所述延迟元件的输入端，所述电阻以及所述门控开关的第二端作为所述延迟元件的输出端；所述门控开关用于在所处的锁存器的数据保持阶段，进行断开，当该锁存器反馈环的第一节点受单粒子入射影响时，保持所述反馈环第二节点的电平不变，待电离辐射结束后恢复所述第一节点的电平。

优选地，所述延迟元件包括电容与门控开关，所述电容的一端与所述门控开关的一端串联，所述门控开关的另一端作为所述延迟元件的输入端与输出端，所述电容的另一端接固定电平；所述门控开关用于在所处的锁存器的数据保持阶段，进行闭合，当该锁存器反馈环的第一节点受单粒子入射影响时，利用延迟元件的负载特性保持所述反馈环第二节点的电平不变，待电离辐射结束后恢复所述第一节点的电平。

优选地，所述主级锁存器的反馈环中设置有至少一个延迟元件，所述主级锁存器包括第一反相器与第一时钟门控元件；所述第一反相器与所述第一时钟门控元件并联，所述第一反相器的输入端以及所述第一时钟门控电路的输出端作为所述主级锁存器的输入端，所述第一反相器的输出端以及所述第一时钟门控电路的输入端作为所述主级锁存器的输出端；所述第一反相器所在的支路和/或所述第一时钟门控元件所在的支路设置有所述延迟元件。

优选地，所述第一反相器以及所述第一时钟门控元件所在的支路均设置有所述延迟元件，所述延迟元件包括：第一延迟元件与第二延迟元件，所述第一延迟元件设置在所述第一节点与所述第一反相器的输入端之间，所述第二延迟元件设置在所述第二节点与所述第一时钟门控元件的输入端之间。