[发明专利]单开关芯片电路、多开关芯片驱动系统及电子系统

说明书

本申请涉及一种单开关芯片电路、多开关芯片驱动系统及电子系统，该单开关芯片电路包括晶体管及栅极内阻电路；栅极内阻电路的一端与晶体管的栅极电连接、另一端用于与栅极驱动器电连接，栅极内阻电路包括并联连接的第一并联内阻电路与第二并联内阻电路；其中，第一并联内阻电路的一端及第二并联内阻电路的一端均与晶体管的栅极电连接；第一并联内阻电路的另一端及第二并联内阻电路的另一端均用于与栅极驱动器电连接；本申请可将抑制振荡及电压电流过冲的效果单独施加到单个晶体管上，同时可实现开关芯片导通和关断状态的解耦。

技术领域

本申请涉及开关芯片技术领域，特别涉及一种单开关芯片电路、多开关芯片驱动系统及电子系统。

背景技术

开关芯片(晶体管)的开关过程非常快，导通和关断时间通常仅有几十到几百ns，对寄生参数非常敏感。开关过程中所形成的振荡以及电压/电流过冲，会降低电力电子系统的电磁兼容性，增加额外的损耗，会加速器件老化，在严重情况下，可能会损坏器件，并影响到电力电子系统的安全稳定运行。

针对开关过程中的栅极振荡和电压电流过冲现象，目前的通用做法其一是在器件封装电路外的栅极驱动电路上调整栅极配置，比如选择较大的栅极驱动电阻，抑制振荡以及电压电流过冲，但是这种一般是在外部电路将多个开关芯片作为一个整体进行抑制，无法将抑制振荡的效果单独施加到每个开关芯片上。其二是在开关芯片内就把仅一个的栅极电阻做得较大，这样抑制振荡的效果能直接作用到每个开关芯片上。

但是，由于开关芯片的输入电容和输出电容不同，开关芯片损耗不同，开关芯片状态的应力也不同，因此对开关芯片而言的栅极导通电阻和关断电阻均是一样的数值(只有一个栅极电阻)，无法将导通关断这两个状态解耦。

申请内容

本申请实施例提供一种单开关芯片电路、多开关芯片驱动系统及电子系统，可将抑制振荡及电压电流过冲的效果单独施加到单个晶体管上，同时可实现开关芯片导通和关断状态的解耦。

第一方面，提供了一种单开关芯片电路，包括晶体管及栅极内阻电路；栅极内阻电路的一端与所述晶体管的栅极电连接、另一端用于与栅极驱动器电连接，所述栅极内阻电路包括并联连接的第一并联内阻电路与第二并联内阻电路；其中，所述第一并联内阻电路的一端及所述第二并联内阻电路的一端均与所述晶体管的栅极电连接；所述第一并联内阻电路的另一端及所述第二并联内阻电路的另一端均用于与所述栅极驱动器电连接；当栅极驱动器输出高电平时，所述第一并联内阻电路导通，所述第二并联内阻电路导通；当栅极驱动器输出低电平时，所述第一并联内阻电路断开，所述第二并联内阻电路导通。

一些实施例中，所述第一并联内阻电路包括二极管及第一电阻；所述二极管的正极用于与栅极驱动器电连接，所述二极管的负极与第一电阻的一端电连接，所述第一电阻的另一端与所述晶体管的栅极电连接

一些实施例中，所述二极管包括用于与栅极驱动器电连接的正极引线，与所述正极引线电连接的P型半导体，与所述P型半导体电连接的PN结，与所述PN结电连接的N型半导体，及与所述N型半导体电连接的负极引线，所述负极引线与所述第一电阻的一端电连接。

一些实施例中，当栅极驱动器输出高电平时，所述二极管导通；当栅极驱动器输出低电平时，所述二极管断开。

一些实施例中，所述第二并联内阻电路包括第二电阻；所述第二电阻的一端用于与所述二极管的正极、栅极驱动器电连接，所述第二电阻的另一端与所述第一电阻的另一端、所述晶体管的栅极电连接。

一些实施例中，当栅极驱动器输出高电平或低电平时，所述第二电阻均导通。

一些实施例中，所述晶体管包括MOS管或IGBT管。

第二方面，提供了一种多开关芯片驱动系统，包括栅极驱动电路，及与所述栅极驱动电路电连接的多个上述所述的单开关芯片电路。