[发明专利]一种小尺寸的存储器件结构及其制备方法

说明书

本发明公开一种小尺寸的存储器件结构及其制备方法。该小尺寸的存储器件结构包括：衬底，其形成有P阱区、N阱区和U形槽，其中，N阱区位于P阱区上方，U形槽贯穿N阱区；半浮栅介质层，形成在所述U形槽表面并延伸覆盖部分所述N阱区表面，且在N阱区表面形成有窗口；半浮栅，覆盖所述半浮栅介质层并完全填充所述U形槽，且在窗口处与N阱区表面相接触；控制栅介质层，形成在所述半浮栅上表面；控制栅，覆盖所述控制栅介质层；源区和漏区，分别形成在所述控制栅两侧的N阱区中。通过半浮栅晶体管U形槽侧壁寄生的PMOS管对半浮栅区域进行编程，极大地简化了半浮栅晶体管结构和微缩了器件单元尺寸。

技术领域

本发明涉及半导体技术领域，具体涉及一种小尺寸的存储器件结构及其制备方法。

背景技术

随着半导体存储器的发展，其器件尺寸在不断地减小，其工作速度在也不断地提升。半浮栅晶体管(SFGT)作为一种新型无电容的存储器件，具有写操作速度快，单元面积小，芯片密度高，对数据存储时操作电压低，数据保持能力强等优点。

对于一般结构的半浮栅晶体管，其一个单元的尺寸在8-12F2，然而该单元尺寸相对于DRAM及FBC单元尺寸并不具备明显优势。例如，在目前2Xnm制程中，DRAM单元的面积为0.0036μm²,SFGT单元的面积为0.0090/0.0064μm²。因此从器件工作原理及结构等角度出发，在保证器件基本性能的前提下，如何将SFGT单元尺寸进一步微缩，将SFGT的单元面积微缩至与市场主流内存单元面积相当甚至更小，进一步体现半浮栅晶体管单元面积小的优势，以实现更高的芯片集成密度具有非常重要的科学研究价值和实际应用意义。

发明内容

为了解决上述问题，本发明公开一种小尺寸的存储器件结构，包括：衬底，其形成有P阱区、N阱区和U形槽，其中，N阱区位于P阱区上方，U形槽贯穿N阱区；半浮栅介质层，形成在所述U形槽表面并延伸覆盖部分所述N阱区表面，且在N阱区表面形成有窗口；半浮栅，覆盖所述半浮栅介质层并完全填充所述U形槽，且在窗口处与N阱区表面相接触；控制栅介质层，形成在所述半浮栅上表面；控制栅，覆盖所述控制栅介质层；源区和漏区，分别形成在所述控制栅两侧的N阱区中。

本发明的小尺寸的存储器件结构中，优选为，所述半浮栅为P型多晶硅，所述控制栅为N型多晶硅。

本发明的小尺寸的存储器件结构中，优选为，还包括N型重掺杂区，形成在所述控制栅两侧的所述N阱区中，用于调控窗口处PN结的反偏漏电大小。

本发明还公开一种小尺寸的存储器件结构制备方法，包括以下步骤：在衬底的器件制作区域形成P阱区和N阱区，所述N阱区位于所述P阱区上方；刻蚀形成U形槽，使U形槽贯穿所述N阱区；形成半浮栅介质层，随后进行刻蚀，在所述N阱区表面形成窗口；形成半浮栅，使其覆盖半浮栅介质层并完全填充U形槽，且在窗口处与所述N阱区表面相接触；在所述半浮栅上形成控制栅介质层；形成控制栅，使其覆盖所述控制栅介质层；进行边缘刻蚀，使控制栅两侧的部分所述N阱区的表面露出，进行N型离子注入形成源区和漏区。

本发明的小尺寸的存储器件结构制备方法中，优选为，采用干氧氧化方法形成氧化硅作为半浮栅介质层。

本发明的小尺寸的存储器件结构制备方法中，优选为，所述半浮栅为P型多晶硅，所述控制栅为N型多晶硅。

本发明的小尺寸的存储器件结构制备方法中，优选为，在形成源漏区前在所述控制栅两侧的所述N阱区中进行重掺杂的N型离子注入形成N型重掺杂区，用于调控窗口处PN结的反偏漏电大小。

附图说明

图1是小尺寸的存储器件结构制备方法的流程图。

图2～图8是小尺寸的存储器件结构制备方法各阶段的结构示意图。

具体实施方式