[发明专利]模拟神经存储器中的并发写入和验证操作

权利要求书

1.一种模拟神经存储器系统，包括：

第一存储体，所述第一存储体包括第一阵列的非易失性存储器单元；

第二存储体，所述第二存储体包括第二阵列的非易失性存储器单元；

由所述第一存储体和所述第二存储体共享的写入电路；

由所述第一存储体和所述第二存储体共享的感测电路；和

控制电路，用于并发地执行利用所述写入电路在所述第一存储体和所述第二存储体中一者上的写入操作以及利用所述感测电路在所述第一存储体和所述第二存储体中另一者上的验证操作。

2.根据权利要求1所述的系统，其中所述第一存储体包括第三阵列的非易失性存储器单元，并且所述第二存储体包括第四阵列的非易失性存储器单元。

3.根据权利要求1所述的系统，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是共享栅非易失性存储器单元。

4.根据权利要求1所述的系统，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是分裂栅非易失性存储器单元。

5.根据权利要求1所述的系统，其中所述第一存储体通过第一写入复用器耦接到所述写入电路并且通过第一读取复用器耦接到所述感测电路。

6.根据权利要求5所述的系统，其中所述第二存储体通过第二写入复用器耦接到所述写入电路并且通过第二读取复用器耦接到所述感测电路。

7.根据权利要求6所述的系统，其中所述第一存储体通过列复用器耦接到所述第二存储体。

8.一种在模拟神经存储器中执行并发的写入和验证操作的方法，所述模拟神经存储器包括第一存储体和第二存储体，所述第一存储体包括第一阵列的非易失性存储器单元，所述第二存储体包括第二阵列的非易失性存储器单元，所述方法包括：

并发地执行在所述第一存储体和所述第二存储体中一者上的写入操作以及在所述第一存储体和所述第二存储体中另一者上的验证操作。

9.根据权利要求8所述的方法，其中所述第一存储体包括第三阵列的非易失性存储器单元，并且所述第二存储体包括第四阵列的非易失性存储器单元。

10.根据权利要求8所述的方法，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是共享栅非易失性存储器单元。

11.根据权利要求8所述的方法，其中所述第一存储体中的所述非易失性存储器单元和所述第二存储体中的所述非易失性存储器单元是分裂栅非易失性存储器单元。

12.一种模拟神经存储器系统，包括：

包括两个或更多个存储体的非易失性存储器单元的第一块，每个存储体包括非易失性存储器单元阵列；

包括两个或更多个存储体的非易失性存储器单元的第二块，每个存储体包括非易失性存储器单元阵列；和

控制电路，用于并发地在所述第一块和所述第二块中一者上执行写入操作以及在所述第一块和所述第二块中另一者上执行验证操作。

13.根据权利要求12所述的系统，其中所述第一块中的所述非易失性存储器单元和所述第二块中的所述非易失性存储器单元是共享栅非易失性存储器单元。

14.根据权利要求12所述的系统，其中所述第一块中的所述非易失性存储器单元和所述第二块中的所述非易失性存储器单元是分裂栅非易失性存储器单元。