[发明专利]记录高速缓存一致性协议跟踪以与独立存储器值跟踪结合使用

权利要求书

1.一种处理器(102)，其被配置为基于将一个或多个高速缓存一致性协议(CCP)消息记录到第一跟踪，来参与记录可重放的执行记录，所述CCP消息可用于从存储在第二跟踪内的一个或多个存储器快照获取存储器值，所述处理器包括：

多个处理单元(106)；

高速缓存(107)；以及

控制逻辑(109)，其使所述处理器至少如下执行：

检测(117a)所述多个处理单元的第一处理单元的存储器访问，所述存储器访问在执行上下文的执行期间针对特定存储器地址；以及

基于检测到所述存储器访问，向所述第一跟踪中日志记录(117b)信息，所述信息可用于从存储在所述第二跟踪中的一个或多个存储器快照获取与所述特定存储器地址对应的存储器值，包括日志记录所述特定存储器地址和以下至少一个：

第一CCP消息，指示所述多个处理单元均不具有所述高速缓存中与所述特定存储器地址重叠的第一高速缓存行；

第二CCP消息，指示所述第一处理单元发起针对所述特定存储器地址的高速缓存未命中；或

第三CCP消息，指示所述第一处理单元从多个处理单元的第二处理单元获得与特定存储器地址重叠的高速缓存内的第二高速缓存行。

2.根据权利要求1所述的处理器，其中所述控制逻辑使所述处理器日志记录所述第一CCP消息，所述第一CCP消息指示所述多个处理单元均不拥有所述高速缓存中与所述特定存储器地址重叠的所述第一高速缓存行。

3.根据任意前述权利要求所述的处理器，其中所述控制逻辑使所述处理器日志记录所述第二个CCP消息，所述第二个CCP消息指示所述第一处理单元针对所述特定存储器地址发起所述高速缓存未命中。

4.根据权利要求1所述的处理器，其中所述控制逻辑使所述处理器日志记录所述第三个CCP消息，所述第三个CCP消息指示所述第一处理单元从所述第二处理单元获得所述高速缓存内与所述特定存储器地址重叠的所述第二高速缓存行。

5.根据任意前述权利要求所述的处理器，其中所述控制逻辑还使所述处理器将一个或多个CCP消息日志记录到所述第一跟踪中，所述一个或多个CCP消息指示所述多个处理单元中的一个或多个导致从所述高速缓存的逐出。

6.根据任意前述权利要求所述的处理器，其中所述存储器访问包括第一存储器访问，并且其中所述控制逻辑还使所述处理器：

在所述执行上下文的执行期间，检测(117a)第二存储器访问；

确定(117a)所述第二存储器访问是针对未被高速缓存的存储器位置的读取；以及

基于所述第二存储器访问是针对所述未被高速缓存的存储器位置的所述读取，至少日志记录(117c)所述第二存储器访问所读取的值。

7.根据权利要求6所述的处理器，其中所述第一跟踪包括第一跟踪数据流，并且其中记录所述第二存储器访问所读取的所述值包括以下之一：(i)将所述值日志记录到加密的第二跟踪数据流中，或者在所述第一跟踪数据流量中加密所述值。

8.根据任意前述权利要求所述的处理器，其中所述控制逻辑还使所述处理器将所述执行上下文的至少一个非确定性处理器指令的副作用日志记录(117d)到所述第一跟踪中。

9.根据任意前述权利要求所述的处理器，其中所述控制逻辑还使所述处理器确定日志记录针对所述执行上下文被启用，并且其中所述处理器至少基于所述日志记录针对所述执行上下文被启用，日志记录可用于从所述第二跟踪中存储的所述一个或多个存储器快照获取与所述特定存储器地址对应的所述存储器值的所述信息。

10.根据任意前述权利要求中的处理器，其中所述控制逻辑还使所述处理器确定日志记录是否针对与所述特定存储器地址对应的存储器区域而被启用，并且其中所述处理器至少基于日志记录是否这对所述存储器区域被启用来确定是否日志记录可用于从所述第二跟踪内存储的所述一个或多个存储器快照获取与所述特定存储器地址对应的所述存储器值的所述信息。