[发明专利]面积高效的非重叠信号生成器

权利要求书

1.一种功率级，包括：

第一晶体管；

第二晶体管，其漏极耦合到所述第一晶体管的漏极；

第一栅极驱动电路，耦合在所述功率级的输入节点与所述第一晶体管的栅极之间；以及

第二栅极驱动电路，具有耦合在所述输入节点与所述第二晶体管的栅极之间的第一信号路径，其中所述第二栅极驱动电路包括：

多个缓冲器，位于所述第一信号路径中；以及

多个电子器件，耦合到所述多个缓冲器并且被配置为施加与驱动所述第二晶体管的所述栅极相关联的延迟，以跟踪与经由所述第一栅极驱动电路驱动所述第一晶体管的所述栅极相关联的延迟。

2.根据权利要求1所述的功率级，其中所述多个电子器件包括所述第一栅极驱动电路的电子器件的复制品。

3.根据权利要求1所述的功率级，其中所述多个电子器件包括：

第三晶体管，耦合在第一电压轨与所述多个缓冲器中的第一缓冲器的电源节点之间；以及

第一电容元件，耦合到所述第一缓冲器的输出。

4.根据权利要求3所述的功率级，其中所述第一电压轨的电压低于所述第一栅极驱动电路的第二电压轨的电压。

5.根据权利要求3所述的功率级，其中所述第一电容元件耦合在所述第一缓冲器的所述输出与所述第三晶体管的所述栅极之间。

6.根据权利要求3所述的功率级，其中所述第一电容元件包括第四晶体管，其中所述第四晶体管的漏极耦合到所述第四晶体管的源极和所述第一缓冲器的所述输出。

7.根据权利要求3所述的功率级，其中所述第一栅极驱动电路包括：

锁存电路，耦合所述第一晶体管的所述栅极；以及

第四晶体管，耦合到所述锁存电路，其中所述第三晶体管为所述第四晶体管的复制品。

8.根据权利要求7所述的功率级，其中所述第三晶体管的栅源电压与所述第四晶体管的栅源电压相同。

9.根据权利要求3所述的功率级，其中所述第一电容元件被配置为复制与所述第一栅极驱动电路相关联的电容元件。

10.根据权利要求9所述的功率级，其中所述第一栅极驱动电路包括：

第四晶体管，耦合到所述第一晶体管的所述栅极，与所述第一栅极驱动电路相关联的所述电容元件包括第四晶体管的结电容。

11.根据权利要求10所述的功率级，其中所述第一栅极驱动电路包括具有所述第四晶体管和第五晶体管的锁存电路，其中所述第四晶体管的栅极耦合到所述第五晶体管的漏极，并且其中所述第五晶体管的栅极耦合到所述第四晶体管的漏极。

12.根据权利要求3所述的功率级，其中所述多个电子器件包括：

第四晶体管，耦合在所述第一电压轨与所述多个缓冲器中的第二缓冲器的电源节点之间；以及

第二电容元件，耦合到所述第二缓冲器的输出。

13.根据权利要求1所述的功率级，其中所述第二栅极驱动电路包括：

第二信号路径；以及

与门，其中所述与门的第一输入耦合到所述第一信号路径，其中所述与门的第二输入经由所述第二信号路径短接到所述输入节点，并且其中所述与门的输出耦合到所述第二晶体管的所述栅极。

14.根据权利要求1所述的功率级，其中所述多个缓冲器包括多个反相器。

15.根据权利要求1所述的功率级，其中所述延迟被配置为仅应用于在所述第二晶体管的所述栅极处从逻辑低到逻辑高的转变。