[发明专利]场效应管及其制造方法

说明书

本申请实施例提供一种场效应管及其制造方法。所述场效应管包括：基板，设置有源极和漏极，所述源极与所述漏极之间形成载流子传输沟道，其中，所述载流子传输沟道在所述基板的表面处形成具有至少一个沟槽的沟道表面；栅极电介质层，覆盖于所述具有至少一个沟槽的沟道表面；栅极，设置于所述栅极电介质层之上，其中，所述栅极和所述栅极电介质层被栅极侧墙包围，所述至少一个沟槽的延伸范围超过所述栅极的覆盖区域，所述至少一个沟槽的延伸范围不超过所述栅极侧墙的覆盖区域。在本发明实施例的方案中，在保证器件特性需求的情况下，减小了场效应管的器件版图面积。

技术领域

本申请实施例涉及半导体技术领域，尤其涉及一种场效应管及其制造方法。

背景技术

通常，在诸如金属氧化物半导体场效应晶体管(Metal－Oxide－SemiconductorField－Effect Transistor，MOSFET)的器件的制造工艺中，在保证器件电学性能以及满足芯片电路设计要求的情况下，有效缩小器件在硅片上的面积能够带来较大的成本收益。

在数字芯片制造领域中，鳍式场效应晶体管(Fin Field－Effect Transistor，FinFET)技术为一种典型的解决方案并被业界广泛采用。

但是，在模拟芯片的领域中，诸如MOSFET的场效应管的器件尺寸往往比数字芯片中的器件尺寸大很多。因此，如何减少场效应管的器件版图面积成为急需解决的问题。

发明内容

有鉴于此，本发明实施例所解决的技术问题之一在于提供一种场效应管及其制造方法，能够在保证器件特性需求的情况下，减小场效应管的器件版图面积。

根据本发明实施例的第一方面，提供了一种场效应管，场效应管包括：基板，设置有源极和漏极，所述源极与所述漏极之间形成载流子传输沟道，其中，所述载流子传输沟道在所述基板的表面处形成具有至少一个沟槽的沟道表面；栅极电介质层，覆盖于所述具有至少一个沟槽的沟道表面；栅极，设置于所述栅极电介质层之上，其中，所述栅极被栅极侧墙包围，所述至少一个沟槽的延伸范围超过所述栅极的覆盖区域，所述至少一个沟槽的延伸范围不超过所述栅极侧墙的覆盖区域。

根据本发明实施例的第二方面，提供了一种场效应管的制造方法，所述方法包括：在基板的表面上形成载流子传输沟道的具有至少一个沟槽的沟道表面，其中，所述载流子传输沟道在所述基板中位于源极和漏极之间；形成栅极电介质层，覆盖于所述具有至少一个沟槽的沟道表面；在所述栅极电介质层之上，形成栅极。

在本发明实施例的方案中，载流子传输沟道的沟道表面具有至少一个沟槽，增大了载流子传输沟道的有效宽度，因此在保证器件特性需求的情况下，减小了载流子传输沟道在基板上的投影面积，从而减小了场效应管的器件版图面积。此外，由于至少一个沟槽的延伸范围超过栅极的覆盖区域，对于基板表面上沟道与沟槽沟道提供了有效长度均一的载流子传输沟道，因此该器件具有良好的电学模型表征其电性的能力。由于至少一个沟槽的延伸范围不超过所述栅极侧墙的覆盖区域，因此，避免了沟槽处在场效应管的制造工艺中被填入电介质的情况发生，避免了由于源极PN结或漏极PN结的外包围面积增大而导致PN结的结电容增大的情况发生，并且还避免了由于栅极到源极的寄生电容、或栅极到漏极的寄生电容的增大而为场效应管带来的不利影响等问题的发生，从而减小了此场效应管与传统场效应管的性能差异。

附图说明

后文将参照附图以示例性而非限制性的方式详细描述本申请实施例的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比值绘制的。附图中：

图1为本申请的第一实施例的场效应管的示意性立体图；

图2为本申请的第一实施例的一个示例的场效应管的示意性平面图；

图3A为本申请的第一实施例的另一示例的场效应管的示意性截面图；