[发明专利]用于增强可靠性的三维存储器件和制造方法

说明书

提供了三维(3D)NAND存储器件和方法。在一方面，一种制造方法包括：在衬底之上形成电介质堆叠体；穿过电介质堆叠体形成功能层和半导体沟道；基于电介质堆叠体形成导体/绝缘体堆叠体；以及穿过导体/绝缘体堆叠体形成存储单元。每个存储单元包括功能层和半导体沟道的部分。功能层和半导体沟道中的至少一者包括一定量的氘元素。

技术领域

本申请涉及半导体技术领域，具体而言，涉及用于增强可靠性的三维(three-dimensional，3D)存储器件及制造方法。

背景技术

与非(Not-AND，NAND)存储器是一种不需要电力来保持存储的数据的非易失性类型的存储器。对消费电子设备、云计算和大数据的不断增长的需求带来了对更大容量和更好性能的NAND存储器的持续需求。随着传统二维(two-dimensional，2D)NAND存储器接近其物理极限，三维(3D)NAND存储器现在正发挥着重要作用。3D NAND存储器在单个管芯上使用多个堆叠体层，以实现更高的密度、更高的容量、更快的性能、更低的功耗和更好的成本效率。

3D NAND器件的存储单元包括半导体沟道和隧穿层。在制造工艺期间，典型地会在半导体沟道、隧穿层以及半导体沟道和隧穿层之间的界面中形成一些缺陷。然后通过氢钝化修复缺陷。然而，氢钝化键会在升高的温度或电应力下断裂。断裂的键重新激活一些缺陷并导致可靠性问题。

发明内容

在本公开的一方面，一种用于制造3D存储器件的方法包括：提供用于3D存储器件的衬底；在衬底的顶表面之上形成电介质堆叠体；形成穿过电介质堆叠体的沟道孔；在沟道孔的侧壁上形成阻挡层；在阻挡层的表面上形成电荷捕获层；在电荷捕获层的表面上形成隧穿层；在隧穿层的表面上形成半导体沟道；基于电介质堆叠体形成导体/绝缘体堆叠体；以及穿过导体/绝缘体堆叠体形成存储单元。每个存储单元包括阻挡层、电荷捕获层、隧穿层和半导体沟道的部分。阻挡层、电荷捕获层、隧穿层和半导体沟道中的至少一者包括一定量的氘元素。

在本公开的另一方面，一种3D存储器件包括：衬底；形成在衬底之上的导体/绝缘体堆叠体；延伸穿过导体/绝缘体堆叠体的半导体沟道；延伸穿过导体/绝缘体堆叠体并且形成在半导体沟道和导体/绝缘体堆叠体之间的功能层；以及穿过导体/绝缘体堆叠体形成的存储单元。每个存储单元包括功能层的部分和半导体沟道的部分。功能层包括阻挡层、电荷捕获层和隧穿层。阻挡层、电荷捕获层、隧穿层和半导体沟道中的至少一者包括一定量的氘元素。

在本公开的另一方面中，一种存储装置包括：用于接收输入的输入/输出(input/output，I/O)组件；用于缓冲信号的缓冲器；用于实现操作的控制器；以及3D存储器件。3D存储器件包括：衬底；形成在衬底之上的导体/绝缘体堆叠体；延伸穿过导体/绝缘体堆叠体的半导体沟道；以及延伸穿过导体/绝缘体堆叠体并形成在半导体沟道和导体/绝缘体堆叠体之间的功能层。功能层包括阻挡层、电荷捕获层和隧穿层。阻挡层、电荷捕获层、隧穿层和半导体沟道中的至少一者包括一定量的氘元素。

根据本公开的说明书、权利要求和附图，本领域技术人员可以理解本公开的其他方面。

附图说明

图1和图2示出了根据本公开的各个方面的在制造工艺期间的某些阶段的示例性三维(3D)阵列器件的截面视图；

图3和图4示出了根据本公开的各个方面的图2所示的3D阵列器件在沟道孔和功能层形成之后的俯视图和截面视图；

图5A和5B示出了根据本公开的各个实施例的图4中所示的3D存储器件的示例性部分的放大视图；

图6示出了根据本公开的各个方面的图3和图4中所示的3D阵列器件在沟道孔被填充之后的截面视图；

图7和图8示出了根据本公开的各个方面的图6中所示的3D阵列器件在栅极线缝隙形成之后的俯视图和截面视图；