[发明专利]三维集成结构及其形成方法

说明书

提供了一种半导体装置。所述半导体装置包括具有第一侧的第一衬底层，装置形成在该第一侧之上。在半导体装置中，第一电介质结构形成在第一衬底层的其中定位所述装置的第一侧之上。第一电介质结构包括与第一衬底层的第一侧接触的底表面。第一电介质结构的底表面的一部分不被第一衬底层覆盖。半导体装置还包括第一电子结构，其定位在第一电介质结构的底表面的未被覆盖的部分之上，使得第一电子结构和第一衬底层定位在第一电介质结构的底表面的同一侧。第一电子结构键合到第一电介质结构。

背景技术

随着集成电路中装置的关键尺寸缩小到常见存储器单元技术的极限，设计者一直在寻找用于堆叠存储器单元的多个平面以实现更大的存储容量并实现更低的每位成本的技术。3D-NAND存储器装置是堆叠存储器单元的多个平面以实现更大的存储容量并实现更低的每位成本的示例性装置。在3D-NAND存储器装置的X-tacking结构中，使用启用期望的I/O速度和功能的逻辑技术节点(即14nm、7nm)在单独的晶片(CMOS晶片)上对处理数据I/O以及存储器单元操作的外围电路进行处理。一旦对单元阵列晶片的处理完成，两个晶片就会通过数百万个金属垂直互连通道(VIA)而电连接，这些通道在一个工艺步骤中同时形成在整个晶片上。通过使用创新的交叉堆叠结构，外围电路现在处于形成在单元阵列晶片中的单元阵列芯片上方，这使得与相关的3D NAND相比，以有限的总成本增加实现了高得多的NAND位密度。

发明内容

本公开描述了总体上涉及用于将多个功能集成到由一个或多个芯片垂直堆叠的功能块中的三维单片集成(3D)的结构和方法的实施例。

根据本公开的一方面，提供了一种半导体装置。该半导体装置可以包括具有第一侧的第一衬底层，装置形成在该第一侧之上。在半导体装置中，第一电介质结构可以形成在第一衬底层的其中定位所述装置的第一侧之上。第一电介质结构可以包括与第一衬底层的第一侧接触的底表面。此外，第一电介质结构的底表面的一部分可以不被第一衬底层覆盖。半导体装置还可以包括第一电子结构，其定位在第一电介质结构的底表面的未被覆盖的部分之上，使得第一电子结构和第一衬底层定位在第一电介质结构的底表面的同一侧。第一电子结构可以进一步键合至第一电介质结构。

在一些实施例中，第一电子结构可以通过激光退火工艺通过多晶硅层键合到第一电介质结构的底表面，其中多晶硅层可以定位在第一电子结构和第一电介质结构之间并被配置为充当第一电子结构的衬底层。

在一些实施例中，第一电子结构可以由第一衬底层的一部分形成。

在一些实施例中，装置可以包括场效应晶体管、二极管、双极结型晶体管、电容器、电阻器或电感器中的至少一个。

在一些实施例中，装置可以包括存储器单元。存储器单元可以包括交替绝缘层和字线的堆叠体，其以阶梯构造定位在第一衬底层的第一侧之上并且布置在第一电介质结构中。存储器单元可以包括从第一衬底层的第一侧延伸并延伸穿过绝缘层和字线的沟道结构。存储器单元还可以包括定位在第一衬底层的第一侧之上并且从字线中的一个延伸的字线接触部。

半导体装置可以包括从第一衬底层的第一侧延伸并且延伸穿过第一电介质结构的第一接触结构。半导体装置可以包括形成在第一衬底层中的穿硅过孔(TSV)，其中TSV可以延伸穿过第一衬底层并与第一接触结构接触。半导体装置可以包括形成在第一电介质结构的与底表面相对的顶表面之上的第一金属线。第一金属线可以耦合到沟道结构、第一接触结构和字线接触部中的一个。此外，焊盘结构可以定位在TSV之上并耦合到TSV。

半导体装置可以包括形成在第二衬底层的第一侧之上的第二电介质结构，其中第一衬底层的第一侧和第二衬底层的第一侧可以面对彼此对准。

半导体装置可以包括形成在第二衬底层的第一侧中并且定位在第二电介质结构中的晶体管。晶体管可以被配置为操作存储器单元。在半导体装置中，第二金属线可以形成在第二电介质结构之上并耦合到第一金属线，使得存储器单元耦合到晶体管。