[实用新型]一种延时电路

说明书

一种延时电路，包括电流源、输入与初始化模块、电容C0、反馈控制模块和判断输出模块；电容C0接在判断输出模块的正输入端Vcn和反馈控制模块的输出端Vcp之间；比较器的负输入端接参考电压Vref2；电流源接电压端Vcc和电压端Vcn之间；输入与初始化模块连接在电压端Vcn和电压端Vss之间；反馈控制模块的正输入端接Vref1，反馈控制模块的正输入端接电压端Vcn，判断输出模块的负输入端接Vref2。当输入模块的输入电压IN时，通过增加反馈控制模块，加大了电容C0两端电压变化值，因此，在延迟时间需求相同的情况下，本发明可以用较小的电容C0，以使形成电路的芯片面积约为传统电路芯片面积的30％以下，从而实现其制作成本是传统电路的30％以下。

技术领域

本发明属于电路设计技术领域，涉及一种延时电路。

背景技术

延时电路就是实现输入使能信号后过一段时间后才能输出使能功能的电路，平时按一下开关，电机立刻启动或关闭，但有了延时电路你可以等段时间(时间可以调的)再启动或关闭。例如，声控LED灯，在声控灯点亮之后，过一段时间才会关，这是为了给路人提供后续行走的方便。

在集成电路设计中，为了设计较大的延时Tdelay和保证精度，用同样的电流源，目前大多数采用电流源对电容C0充电到某个阈值，来做信号的延时电路。请参阅图1，图1所示为现有技术中延时电路的功能框图，如图1所示，该延时电路包括电流源、输入模块、电容C0和比较器。电容C0和输入模块并接在比较器的正输入端Vc和电压端Vss之间，比较器的负输入端接参考电压Vref，电流源接电压端Vcc和电压端Vc之间。一旦输入模块输入启闭的控制信号IN时，电容C0上的压差的变化从初始状态的0V缓慢上升为Vref，变化值为Vref，此时，比较器输出启闭的控制信号，即该控制信号就延迟了时间Tdelay。

请参阅图2，图2所示为图1中延时电路各节点的波形示意图。如图2所示，输入电压IN输入为高电平时，电压端Vc开始从0开始增加，当其电压值增加到参考电压Vref时，比较器在延迟时间Tdelay后输出了高电平。

假设电流源为I0，且通常在电路中参考电压Vref是固定的，则有：

I0*Tdelay＝C0*Vref

然而，很多应用电路需要比较大的延时时间Tdelay，从上述公式出发，要得出比较理想的状态，就需要大的电容C0和小的I0。在集成电路设计中减小I0，那么寄生效应的误差电流占的比重就会增加，电路的设计精度就会降低。所以选取合适的I0后，只能在集成电路设计中增大电容C0值，这样就需要更大的版图面积，也就意味着更多的成本。

发明内容

为解决的上述技术问题，本发明提出一种延时电路，其技术方案如下：

一种延时电路，其包括电流源、输入与初始化模块、电容C0、反馈控制模块和判断输出模块；所述电容C0接在所述判断输出模块的正输入端Vcn和所述反馈控制模块的输出端Vcp之间；所述判断输出模块的负输入端接参考电压Vref2；所述电流源接电压端Vcc和电压端Vcn之间；所述输入与初始化模块连接在电压端Vcn和电压端Vss之间；所述反馈控制模块的正输入端接Vref1，所述反馈控制模块的正输入端接电压端Vcn，所述判断输出模块的负输入端接Vref2；

当所述输入模块的输入电压IN时，其中，Vref2的绝对值大于Vref1；

第一阶段：Vcn从初始状态的低电压缓慢上升到为Vref1，Vcp保持高电平，所述判断输出模块输出为非使能能信号；

第二阶段：Vcn保持Vref1，Vcp从高电平缓慢下降为低电压，所述判断输出模块输出为非使能信号；

第三阶段：当Vcn从Vref1缓慢上升到Vref2，Vcp保持低电压，所述判断输出模块输出为使能信号，所述使能信号与输入电压IN的使能信号时间差为所述延迟时间Tdelay。