[实用新型]功率半导体器件

说明书

本实用新型公开了一种功率半导体器件，包括N型衬底，N型衬底上设有N型外延层下部分，N型外延层下部分上部形成P基区下部分，N型外延层下部分上面设有N型外延层上部分，N型外延层上部分上部设有两个P基区上部分，其中一个P基区上部分中设有N+源区和P+源区，N+源区两侧的P基区上部分形成沟道，另一个P基区上部分设有绝缘介质层，绝缘介质层上设有多晶硅，多晶硅上设有栅极金属，N+源区和P+源区上设有源极金属，N型衬底的背面设有漏极金属；其中非有源区或栅极焊盘靠近有源区的边缘处不存在源极金属。本实用新型具有减小漏源电容，规避有源区与非有源区边界的位移电流，提高器件dV_DS/dt能力等优点。

技术领域

本实用新型主要涉及半导体器件技术领域，具体涉及一种功率半导体器件。

背景技术

当功率MOSFET器件在高频电路中开关时，漏源电压会历经非常快速的变化(dV_DS/dt)，该冲击导致的器件失效主要有2种原因：一是dV_DS/dt施加在栅漏电容上引起器件误开启，二是dV_DS/dt与漏源电容C_DS产生位移电流，与基区电阻R_pbase产生的电压导致寄生双极型晶体管开启。碳化硅MOSFET比硅MOSFET的dV_DS/dt更高。

依据专利US20190081624A1，有源区与非有源区或栅极焊盘交界处，位移电流从漏极流向非有源区中栅极焊盘的源极金属时，在栅极焊盘下方的P阱中流动，如果位移电流足够大，则该P阱中产生的电压可能足够接近栅极薄绝缘介质的击穿电压，从而可能损坏栅极薄绝缘介质，可能导致设备故障。

实用新型内容

本实用新型要解决的技术问题就在于：针对现有技术存在的问题，本实用新型提供一种减小漏源电容C_DS，规避有源区与非有源区边界的位移电流，提高器件dV_DS/dt能力的功率半导体器件。

为解决上述技术问题，本实用新型提出的技术方案为：

一种功率半导体器件，包括N型衬底，所述N型衬底上设有N型外延层下部分，所述N型外延层下部分上部形成P基区下部分，所述N型外延层下部分上面设有N型外延层上部分，所述N型外延层上部分上部设有两个P基区上部分，其中一个所述P基区上部分中设有N+源区和P+源区，所述N+源区两侧的P基区上部分形成沟道，另一个所述P基区上部分设有绝缘介质层，所述绝缘介质层上设有多晶硅，所述多晶硅上设有栅极金属，所述N+源区和P+源区上设有源极金属，所述N型衬底的背面设有漏极金属；将另一个所述P基区上部分与N型外延层上部分之间的边界线两端延伸至器件的表面和背面，以作为分界线，包含述N+源区、P+源区、沟道和漏极金属的区域作为有源区，另一侧的区域则作为非有源区或栅极焊盘，其中非有源区或栅极焊盘靠近有源区的边缘处不存在源极金属。

作为上述技术方案的进一步改进：

所述P基区上部分和P+源区的结深相同，均为0.3～0.7um。

所述P基区下部分的结深为0.3～0.6um。

所述N型衬底的电阻率为0.01～0.03Ω.cm，厚度为200～400μm。

所述N+源区的结深为0.2～0.5um。

与现有技术相比，本实用新型的优点在于：