[实用新型]整合肖特基二极管的沟槽MOS功率器件

说明书

本实用新型涉及一种整合肖特基二极管的沟槽MOS功率器件，它包括N‑型硅衬底、栅极氧化层、屏蔽栅多晶硅、栅极导电多晶硅、P‑型体区、N+型源区、第一正面金属、掩蔽层、势垒合金、P‑型柱、第二正面金属与背面金属。本实用新型将高功效沟槽MOS与肖特基二极管集成并联在一个元胞里，缩减电路的器件个数，同时也集成双器件的功能，有效保证开关的恢复效率，减少了并联体内寄生二极管的导通损耗，也整体降低器件的应用成本。

技术领域

本实用新型属于半导体技术领域，具体地说是一种整合肖特基二极管的沟槽MOS功率器件。

背景技术

在开关电路应用中会并联一个二极管用于提升开关的恢复时间，常用MOS管和肖特基二极管并联来降低导通传播延迟、电流和电压振铃，但其体积和器件个数会占用较多的电路空间，同时也会产生更多的功耗。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种可以缩减电路的器件个数、有效保证开关的恢复效率并减少并联体内寄生二极管的导通损耗的整合肖特基二极管的沟槽MOS功率器件。

按照本实用新型提供的技术方案，所述整合肖特基二极管的沟槽MOS功率器件，它包括N-型硅衬底、栅极氧化层、屏蔽栅多晶硅、栅极导电多晶硅、P-型体区、N+型源区、第一正面金属、掩蔽层、势垒合金、P-型柱、第二正面金属与背面金属；

在对应沟槽MOS功率器件一侧的N-型硅衬底的正面开设有沟槽，在沟槽内设有栅极氧化层，在栅极氧化层内设有屏蔽栅多晶硅与栅极导电多晶硅，栅极导电多晶硅位于屏蔽栅多晶硅的上方，且栅极导电多晶硅与屏蔽栅多晶硅之间被栅极氧化层隔开，在所述沟槽外侧以及相邻沟槽之间设有经离子注入与退火形成的P-型体区，在P-型体区上方设有经离子注入与退火形成的N+型源区，在N+型源区上方设有第一正面金属，第一正面金属与所述P-型体区导通；

在对应肖特基二极管一侧的N-型硅衬底的正面设有呈间隔设置的掩蔽层，位于中部位置的相邻掩蔽层之间的N-型硅衬底的正面设有势垒合金，在对应势垒合金的两侧的相邻掩蔽层之间设有经离子注入与退火形成的P-型柱，在势垒合金上设有第二正面金属；

在N-型硅衬底的背面设有背面金属。

作为优选，所述栅极导电多晶硅的宽度大于屏蔽栅多晶硅的宽度。

本实用新型将高功效沟槽MOS与肖特基二极管集成并联在一个元胞里，缩减电路的器件个数，同时也集成双器件的功能，有效保证开关的恢复效率，减少了并联体内寄生二极管的导通损耗，也整体降低器件的应用成本。

附图说明

图1是步骤S1所提供的N-型硅衬底的结构图。

图2是经过步骤S2处理后的结构图。

图3是经过步骤S3处理后的结构图。

图4是经过步骤S4处理后的结构图。

图5是经过步骤S5处理后的结构图。

图6是经过步骤S6处理后的结构图。

图7是经过步骤S7处理后的结构图。

图8是经过步骤S8处理后的结构图。

图9是经过步骤S9处理后的结构图。

图10是经过步骤S10处理后的结构图。

图11是经过步骤S11处理后的结构图。

图12是经过步骤S12处理后的结构图。

图13是经过步骤S13处理后的结构图。

图14是经过步骤S14处理后的结构图。

图15是经过步骤S15处理后的结构图。