[发明专利]延迟锁相环电路系统及芯片系统

权利要求书

1.一种延迟锁相环电路系统，其特征在于，包括：

DLL电路，用于接收外部时钟并产生相对所述外部时钟延迟的内部时钟，使得所述内部时钟与所述外部时钟边沿对齐，其中，所述外部时钟经所述DLL电路延迟复数个微调延迟量后输出为所述内部时钟；

DLL睡眠周期调整电路，耦接所述DLL电路，用于根据所述复数个微调延迟量的变化量生成相应的可变睡眠信号，其中，所述DLL睡眠周期调整电路通过调整所述可变睡眠信号的脉冲宽度以调整所述DLL电路的睡眠周期。

2.如权利要求1所述的延迟锁相环电路系统，其特征在于，所述DLL电路进入所述睡眠周期时，所述DLL睡眠周期调整电路断言所述可变睡眠信号，经过所述睡眠周期后，所述DLL睡眠周期调整电路去断言所述可变睡眠信号，以将所述DLL电路唤醒。

3.如权利要求1所述的延迟锁相环电路系统，其特征在于，所述DLL电路完成所述内部时钟与所述外部时钟边沿对齐后，所述DLL睡眠周期调整电路断言所述可变睡眠信号，同时所述DLL电路进入所述睡眠周期。

4.如权利要求1所述的延迟锁相环电路系统，其特征在于，所述DLL电路包括延迟锁相模块、反馈模块、鉴相器和控制器；所述外部时钟经所述延迟锁相模块延迟所述复数个微调延迟量后输出为所述内部时钟，所述内部时钟经过所述反馈模块反馈输出为反馈时钟，所述鉴相器接收并比较所述外部时钟和所述反馈时钟的相位差，所述控制器根据所述鉴相器的比较结果调整所述延迟锁相模块所延迟的所述微调延迟量的个数。

5.如权利要求4所述的延迟锁相环电路系统，其特征在于，当所述相位差小于相位差阈值时，所述DLL电路拉起对齐标志信号给所述DLL睡眠周期调整电路，或者，当所述内部时钟的边沿越过所述外部时钟的边沿次数达到阈值时，所述DLL电路拉起所述对齐标志信号给所述DLL睡眠周期调整电路；当接收到所述对齐标志信号时，所述DLL睡眠周期调整电路断言所述可变睡眠信号给所述反馈模块、所述鉴相器和所述控制器，以令所述DLL电路进入所述睡眠周期。

6.如权利要求4所述的延迟锁相环电路系统，其特征在于，所述控制器或所述延迟锁相模块将所述微调延迟量的个数发送给所述DLL睡眠周期调整电路，所述DLL睡眠周期调整电路根据微调延迟量的个数的变化量调整所述可变睡眠信号的脉冲宽度，所述脉冲宽度的大小决定所述睡眠周期的长短；所述DLL睡眠周期调整电路去断言所述可变睡眠信号，以使得所述反馈模块、所述鉴相器和所述控制器从所述睡眠周期唤醒。

7.如权利要求1所述的延迟锁相环电路系统，其特征在于，所述DLL睡眠周期调整电路根据所述微调延迟量的个数相对于前次所述微调延迟量的个数的变化量调整所述可变睡眠信号的所述脉冲宽度。

8.如权利要求1所述的延迟锁相环电路系统，其特征在于，所述DLL睡眠周期调整电路包括：

更新器，用于根据对齐标志信号产生使能信号，并根据所述微调延迟量的个数的变化量产生脉宽调节信号；

可控脉冲宽度的脉冲发生器，耦接所述更新器，用于在所述使能信号的使能下启动，并根据所述脉宽调节信号输出具有所述脉冲宽度的所述可变睡眠信号；

其中，所述微调延迟量的个数的所述变化量变大时，所述可变睡眠信号的所述脉冲宽度变小，在所述微调延迟量的个数的所述变化量变小时，所述可变睡眠信号的所述脉冲宽度变大。

9.如权利要求8所述的延迟锁相环电路系统，其特征在于，所述更新器输出的所述微调延迟量的个数的所述变化量为数字信号，所述可控宽度的脉冲发生器包括依次耦接的数模转换器、压控振荡器和计数器；其中，所述数模转换器耦接所述更新器并用于将所述数字信号转换为模拟电压信号，所述压控振荡器用于根据所述模拟电压信号调整所述计数器的工作时钟，所述计数器在所述使能信号拉起时断言所述可变睡眠信号并且开始计数，所述计数器在达到预定计数值时停止计数并去断言所述可变睡眠信号。