[发明专利]三维存储结构及其制造方法、存储装置在审
| 申请号: | 202111681441.9 | 申请日: | 2021-12-29 | 
| 公开(公告)号: | CN114335000A | 公开(公告)日: | 2022-04-12 | 
| 发明(设计)人: | 高庭庭 | 申请(专利权)人: | 长江存储科技有限责任公司 | 
| 主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11575;H01L27/11582;G03F1/36 | 
| 代理公司: | 北京英思普睿知识产权代理有限公司 16018 | 代理人: | 刘莹;聂国斌 | 
| 地址: | 430000 湖北省武*** | 国省代码: | 湖北;42 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 三维 存储 结构 及其 制造 方法 装置 | ||
1.一种制造三维存储结构的方法,其特征在于,包括:
在贯穿堆叠结构和辅助层的沟道孔中形成沟道结构,其中,所述堆叠结构位于衬底上,所述辅助层位于所述堆叠结构上,所述堆叠结构包括顶部选择栅叠层,所述沟道结构贯穿所述堆叠结构且所述沟道结构的顶面低于所述辅助层的顶面;
在所述沟道结构上形成位于所述沟道孔中的插塞;
图形化所述辅助层和所述顶部选择栅叠层,以得到顶部选择栅切口,其中,所述插塞作为所述图形化的步骤中的刻蚀停止层。
2.根据权利要求1所述的方法,其中,所述图形化所述辅助层和所述顶部选择栅叠层的步骤包括:
在所述插塞上形成包括顶部选择栅切口图形的掩模层,其中,所述顶部选择栅切口图形的一部分的正投影落在所述插塞处;以及
通过所述顶部选择栅切口图形刻蚀所述堆叠结构,形成所述顶部选择栅切口,其中,所述插塞形成所述刻蚀的刻蚀停止层。
3.根据权利要求2所述的方法,其中,所述顶部选择栅切口图形为条形;
其中,所述顶部选择栅切口为波浪形,所述波浪形包括所述插塞的外周形态的一部分。
4.根据权利要求1所述的方法,其中,形成所述插塞的步骤包括:
将所述沟道孔的上部扩孔以形成插塞孔段,其中,所述插塞孔段的正投影覆盖下方的所述沟道结构的顶端;
在所述插塞孔段中形成所述插塞。
5.根据权利要求4所述的方法,其中,通过酸性刻蚀的方式进行所述扩孔。
6.根据权利要求4所述的方法,其中,所述插塞孔段的孔径尺寸比所述沟道结构位于所述顶部选择栅叠层中的部分的径向尺寸大。
7.根据权利要求4所述的方法,其中,所述堆叠结构包括交替堆叠的绝缘层和牺牲层;
在形成所述插塞之后、且在形成所述掩模层之前,所述方法还包括:
形成贯穿所述堆叠结构的栅线缝隙槽;
通过所述栅线缝隙槽,将所述牺牲层替换为栅极层;
在所述栅线缝隙槽中形成栅线缝隙隔断结构;以及
平坦化所述堆叠结构顶部。
8.根据权利要求1所述的方法,其中,所述在所述插塞上形成包括顶部选择栅切口图形的掩模层的步骤包括:
在所述插塞上形成掩模层,其中,所述掩模层的材料包括光刻胶;
对所述掩模层进行光刻和显影,形成顶部选择栅切口光刻图形。
9.根据权利要求1所述的方法,其中,所述在所述插塞上形成包括顶部选择栅切口图形的掩模层的步骤包括:
在所述插塞上形成掩模层;
在所述掩模层上形成光刻胶层;
对所述光刻胶层进行光刻和显影,形成顶部选择栅切口光刻图形,其中,所述顶部选择栅切口光刻图形的一部分的正投影落在所述插塞处;
通过所述顶部选择栅切口光刻图形刻蚀所述掩模层,形成所述顶部选择栅切口图形;以及
去除所述光刻胶层。
10.根据权利要求1至9中任一项所述的方法,其中,还包括:在所述顶部选择栅切口填充绝缘材料形成顶部选择栅隔断结构;
平坦化所述插塞和所述顶部选择栅隔断结构;。
11.根据权利要求10所述的方法,其中,还包括:
对所述插塞的剩余部分进行离子注入。
12.根据权利要求11所述的方法,其中,所述插塞的材料包括多晶硅、钨、钛、钼、镍中的至少一种。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111681441.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:显示方法、装置和电子设备
- 下一篇:用于确定信息的方法和装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





