[发明专利]一种数据处理方法、装置、设备以及可读存储介质

说明书

本申请实施例公开了一种数据处理方法、装置、设备以及可读存储介质，该方法包括：获取待处理数据以及算子信息；若所述算子信息表征第一类算子，则在所述待处理数据对应的两组输入特征数据全部来自于DMA模块外部的情况下，利用所述第一类算子对所述两组输入特征数据进行计算，将计算结果写入目标缓存区；若所述算子信息表征第二类算子，则确定所述第二类算子映射的缓存地址，将所述待处理数据按照所述缓存地址写入所述目标缓存区。这样，由于数据是在DMA模块内部处理完成之后写入目标缓存区，从而能够减少数据搬移的次数，达到降低功耗的目的。

技术领域

本申请涉及神经网络技术领域，尤其涉及一种数据处理方法、装置、设备以及可读存储介质。

背景技术

神经网络处理器(Neural network Processing Unit，NPU)已经广泛应用于各类电子设备中。NPU作为一种计算密集型处理器，需要外部提供足够高的带宽。因此，NPU通常都会内置直接存储器访问(Direct memory access，DMA)模块去获取数据，DMA的作用通常聚焦在总线读写、数据搬移、数据格式转换等，功能与NPU所处理的计算关联性不高。

在相关技术中，目前基本上都是数据由DMA模块搬移到NPU内部的缓存中，然后当NPU计算时，再从内部的缓存中读取出来，随后送入内部计算单元中进行计算处理，计算结束后再写回到缓存中。在数据搬移过程中由于读写缓存而产生了不少功耗，导致数据搬移的功耗过高。

发明内容

本申请提出一种数据处理方法、装置、设备以及可读存储介质，能够减少数据搬移的次数，达到降低功耗的目的。

本申请的技术方案是这样实现的：

第一方面，本申请实施例提供了一种数据处理方法，该方法包括：

获取待处理数据以及算子信息；

若算子信息表征第一类算子，则在待处理数据对应的两组输入特征数据全部来自于DMA模块外部的情况下，利用第一类算子对两组输入特征数据进行计算，将计算结果写入目标缓存区；

若算子信息表征第二类算子，则确定第二类算子映射的缓存地址，将待处理数据按照缓存地址写入目标缓存区。

第二方面，本申请实施例提供了一种数据处理装置，该数据处理装置包括计算融合模块，且计算融合模块包括对位计算模块和内存算子模块；其中，

对位计算模块，配置为在待处理数据对应的两组输入特征数据全部来自于DMA模块外部的情况下，利用第一类算子对两组输入特征数据进行计算，将计算结果写入目标缓存区；

内存算子模块，配置为确定第二类算子映射的缓存地址，并将待处理数据按照缓存地址写入目标缓存区。

第三方面，本申请实施例提供了一种数据处理装置，该数据处理装置包括获取单元和处理单元；其中，

获取单元，配置为获取待处理数据以及算子信息；

处理单元，配置为若算子信息表征第一类算子，则在待处理数据对应的两组输入特征数据全部来自于DMA模块外部的情况下，利用第一类算子对两组输入特征数据进行计算，将计算结果写入目标缓存区；

处理单元，还配置为若算子信息表征第二类算子，则确定第二类算子映射的缓存地址，将待处理数据按照缓存地址写入目标缓存区。

第四方面，本申请实施例提供了一种芯片，该芯片包括如第二方面或者第三方面的数据处理装置。

第五方面，本申请实施例提供了一种电子设备，该电子设备包括存储器和处理器；其中，

存储器，用于存储能够在处理器上运行的计算机程序；

处理器，用于在运行计算机程序时，执行如第一方面的方法。