[发明专利]一种TLC NAND闪存译码方法、装置、系统和介质

说明书

本申请提供了一种TLC NAND闪存译码方法、装置、系统和介质，该方法包括：采用读电压对TLC NAND闪存第一逻辑页进行多次读操作得到多次读取结果，将读取结果之间进行同或得到初始译码结果，根据初始译码结果得到TLC NAND第一逻辑页的各个分布态分别对应的初始LLR值，根据多次读取结果对初始LLR值进行修正以得到修正LLR值，根据修正LLR值对TLC NAND闪存进行译码。即利用同一物理页中的本逻辑页的数据来修正LLR值，无需利用其他逻辑页的数据来修正LLR值，以完成TLC NAND闪存正确译码，实现上简单，提高了效率和用户使用体验。

技术领域

本申请涉及半导体技术领域，特别涉及一种TLC NAND闪存译码方法和装置。

背景技术

半导体存储器件的特点可为易失性的或非易失性的，尽管易失性半导体存储器件可以高速执行读取操作和写入操作，但是在断电状态下存储在易失性半导体存储器件中的内容会丢失。相反，非易失性半导体存储器件的特点是无论是否加电均保留存储的内容。闪存器件(Flash memory)是典型的非易失性半导体存储器件的示例，闪存器件可以被广泛地用作数据存储介质。

非易失存储器包括多个以阵列排列的用于存储数据的存储单元。其中，存储单元分为若干个块(block)，每个块又分为若干个页(page)，对非易失性存储器的读写、验证、清除等操作均可以以页为单位进行。非易失性存储器进行信息存储时需要对数据进行编码，并将编码之后的数据写入至存储器阵列中的存储单元，在读出时需要进行译码操作。

在NAND Flash存储器件中，主要分为SLC(单层单元，Single-Level Cell)、MLC(双层单元，Multi-Level Cell)、TLC(三层单元，Trinary-Level Cell)等nLC NAND Flash，可以在NAND Flash存储器件的浮栅或电荷俘获层中注入不同数量的电子以得到不同的阈值电压，从而表示不同的逻辑态，以双层单元(Multi-Level Cell，MLC)NAND Flash为例，在读取数据时，通过在栅极施加3个不同的读取电压，来区分四个逻辑态。

随着TLC等多层单元NAND Flash的出现，分布态进一步压缩，TLC沿着阈值电压分布有2³＝8个分布态，分布态之间互相交叠，导致在读出数据时的误码问题越来越严重，因此各大厂商正在研究各种辅助译码操作以增强译码性能，其中LLR(对数似然比，loglikelihood ratio)修正技术是随着nLC NAND Flash出现的可以大幅提升译码能力的方法，传统的LLR修正技术通常通过同一物理页中其他逻辑页的数据信息来修正LLR数值，这要求读操作必须连续且同一物理页中的其他逻辑页数据要尽量保持正确，这在实现上比较困难，效率较低，导致用户使用体验不佳。

发明内容

有鉴于此，本申请的目的在于提供一种TLC NAND闪存译码方法、装置、系统和介质，可以简单快速的修正LLR值，在实现TLC NAND闪存正确译码的同时，提升了用户的使用体验。

为实现上述目的，本申请有如下技术方案：

第一方面，本申请实施例提供了一种TLC NAND闪存译码方法，包括：

采用读电压对TLC NAND闪存第一逻辑页进行多次读操作得到多次读取结果；

将所述读取结果之间进行同或得到初始译码结果；

根据所述初始译码结果得到TLC NAND所述第一逻辑页的各个分布态分别对应的初始LLR值；

根据所述多次读取结果对所述初始LLR值进行修正以得到修正LLR值；

根据所述修正LLR值对所述TLC NAND闪存进行译码。

在一种可能的实现方式中，所述根据所述多次读取结果对所述初始LLR值进行修正以得到修正LLR值，包括：