[发明专利]一种CELL填充方法

说明书

本申请公开了CELL填充方法，包括：在cell区域和Peri区域沉积控制栅多晶硅层；在控制栅多晶硅层上沉积氮化硅层；对氮化硅层窗口化后进行cell区域和Peri区域的刻蚀，形成栅极；在Peri区域进行离子注入后，去除剩余的氮化硅层，对所述cell区域进行ILD填充。在CELL填充方法中，利用减薄cell区film厚度替代CGEB工艺，相比CGEB工艺，本申请中直接降低沉积控制栅多晶硅层的高度，使得形成的控制栅极的高度调整空间变大，因此ILD填充窗口变大，避免BL失效的问题。同时，由于控制栅多晶硅层的高度降低，无需进行控制栅回刻的方法减薄控制栅多晶硅层，可以减少一道光刻工艺，节约了材料成本以及机台产能。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种CELL填充方法。

背景技术

flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。

Nor flash是市场上两种主要的非易失闪存技术之一。因Nor flash工艺本身特性为cell区域Poly(元胞区域多晶硅)高度比Peri区域(外围区域多晶硅)高；同时55Nor工艺cell(元胞)区域Dranin端space从之前的260nm缩减到目前的200nm，导致ILD填充会更加困难，容易出现BL Bridge。

因此上线CG poly etch back(CGEB)工艺，以降低Cell区域Poly高度降低，使得最终CG+FG(控制栅和浮栅)高度降低，ILD填充更容易些，降低void风险。

但通过CGEB工艺降低Cell区域Poly的高度，工艺步骤较多，随着工艺要求增加，也有其自身的局限性。

发明内容

本申请提供了一种CELL填充方法，以解决当前ILD填充困难容易出现空洞形成BL失效的问题。

一方面，本申请实施例提供了一种CELL填充方法，包括：

步骤一、在cell区域和Peri区域沉积控制栅多晶硅层；

步骤二、在所述控制栅多晶硅层上沉积氮化硅层；

步骤三、对所述氮化硅层窗口化后进行所述cell区域和所述Peri区域的刻蚀，形成栅极；

步骤四、在所述Peri区域进行离子注入后，去除剩余的所述氮化硅层；

步骤五、对所述cell区域进行ILD填充。

进一步地，所述控制栅多晶硅层的厚度为1500-1700A。

进一步地，所述氮化硅层的厚度为200-300A。

进一步地，利用磷酸去除剩余的所述氮化硅层。

进一步地，所述Peri区域包括低压n阱以及低压p阱，在所述低压n阱区域进行PLDD离子注入，在所述低压p阱区域进行NLDD离子注入。

进一步地，在所述cell区域衬底中形成有双深n阱，在所述双深n阱上形成有高压p阱。

进一步地，进一步地改进的CELL填充方法，其能用于包括但不限于55nmNORDflash工艺。

本申请技术方案，至少包括如下优点：

本申请实施例中，在CELL填充方法中，利用减薄cell区film厚度替代CGEB工艺，相比CGEB工艺，本申请中直接降低沉积控制栅多晶硅层的高度，使得形成的控制栅极的高度调整空间变大，因此ILD填充窗口变大，避免BL失效的问题。同时，由于控制栅多晶硅层的高度降低，无需进行控制栅回刻的方法减薄控制栅多晶硅层，可以减少一道光刻工艺，节约了材料成本以及机台产能。

附图说明