[发明专利]扇出式封装方法及封装结构

说明书

本发明提供一种扇出式封装方法及封装结构，该方法包括：将多组功能芯片的背面以第一阵列的形式固定在晶圆载盘上，在多组功能芯片的正面形成第一塑封层，其中，多组功能芯片的正面设置有导电凸块；去除晶圆载盘，在多组功能芯片的正面形成高密度互连布线层；将多组功能芯片切割，以第二阵列的形式将形成有高密度互连布线层的一侧固定在面板载片上；将多个第一芯片和多个无源器件的第一表面固定在面板载片上；在多组功能芯片背离高密度互连布线层的一侧，以及在第一芯片和无源器件的第二表面形成第二塑封层；去除面板载片，在高密度互连布线层上形成低密度互连布线层。本发明的封装方法可很好实现高密度互连的需求，且成本低，产出率高。

技术领域

本发明属于半导体封装技术领域，具体涉及一种扇出式封装方法及封装结构。

背景技术

随着半导体技术的发展，封装技术向高密度/高集成度发展。目前，扇出式技术成为高密度互连的一个重要开发方向。通过使用再布线层对单芯片及多芯片进行连接，大大提高了封装集成的灵活度。扇出式技术已经被应用于高性能计算(HPC)及手机处理器等领域。

目前扇出式技术有两种主要发展方向，一种是基于晶圆技术的扇出式晶圆级封装(FOWLP)，另一种是基于面板技术的扇出式面板级封装(FOPLP)。扇出式晶圆级封装的布线密度可以更高，目前已经实现线宽2微米的量产，但产出率低，成本高。扇出式面板级封装由于产出率高，成本低，但由于面板尺寸大，细线宽实现难度大，目前可量产线宽均在5um以上。

对于多芯片系统级封装，中间包含多种芯片，每种芯片的布线密度需求不同，但目前采用同一种工艺进行，需要按照最严格的技术标准，制造成本高。

针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种扇出式封装方法及封装结构。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种扇出式封装方法及封装结构。

本发明的一个方面，提供一种扇出式封装方法，所述方法包括：

提供晶圆载盘和面板载片；

将多组功能芯片的背面以第一阵列的形式固定在所述晶圆载盘的表面，在所述多组功能芯片的正面形成第一塑封层，其中，所述多组功能芯片的正面设置有多个导电凸块；

将所述多组功能芯片与所述晶圆载盘分离，在所述多组功能芯片的正面形成高密度互连布线层；

将所述多组功能芯片进行切割，并以第二阵列的形式将形成有所述高密度互连布线层的一侧固定在所述面板载片的表面；

将多个第一芯片和多个无源器件的第一表面固定在所述面板载片的表面；

在所述多组功能芯片背离所述高密度互连布线层的一侧，以及在所述多个第一芯片和所述多个无源器件的第二表面形成第二塑封层；

将所述多组功能芯片、所述多个第一芯片以及所述多个无源器件与所述面板载片分离，在所述高密度互连布线层上形成低密度互连布线层。

可选的，所述在所述多组功能芯片的正面形成高密度互连布线层之前，所述方法还包括：

将所述多组功能芯片与所述晶圆载盘分离，并对所述多组功能芯片的正面进行研磨，以露出所述导电凸块。

可选的，所述在所述多组功能芯片的正面形成高密度互连布线层，包括：

在所述第一塑封层和所述多个导电凸块上形成第一介电层；

图形化所述第一介电层，形成多个第一开口；

在所述图形化后的第一介电层表面形成第一金属互连层，其中，所述第一金属互连层与所述导电凸块电连接；

图形化所述第一金属互连层，形成所述高密度互连布线层。