[发明专利]一种测试和烧录叠封芯片的方法、叠封芯片

权利要求书

1.一种测试和烧录叠封芯片的方法，其特征在于：

叠封芯片的内部包括主芯片与二个以上的从芯片，所述主芯片包括命令解析单元与互联拼接单元；所述主芯片的第二外部引脚与所述叠封芯片的第一外部引脚连接；

该方法包括：

所述主芯片从所述叠封芯片的第一外部引脚接收连接信号；

所述命令解析单元对所述连接信号进行解析，并输出控制信号至所述互联拼接单元，所述控制信号与一个所述从芯片匹配；所述命令解析单元包括移位寄存器、计数器、比较器，所述主芯片的第二外部引脚从所述叠封芯片的第一外部引脚接收所述连接信号后，所述连接信号的数据被存储至所述移位寄存器，所述计数器实时记录所述移位寄存器存储的所述连接信号的数据的位数，当所述移位寄存器存储的所述连接信号的数据达到预设位数时，所述计数器使能所述比较器，所述比较器将所述连接信号与所述比较器预设的匹配字进行比较，若所述连接信号与所述匹配字匹配，则输出所述控制信号至所述互联拼接单元，否则所述比较器输出保持不变;

所述互联拼接单元解析所接收到的所述控制信号，选择与所述控制信号匹配的所述从芯片，控制所述主芯片的第二外部引脚与相匹配的所述从芯片连接；所述互联拼接单元包括译码器与数据选择器，所述互联拼接单元解析接收到的所述控制信号时，所述译码器接收并处理所述控制信号，输出译码信号到所述数据选择器，所述数据选择器将所述主芯片的第二外部引脚与所述从芯片连接；

所述从芯片根据输入所述叠封芯片的第一外部引脚的命令信号进行相应的目标操作。

2.如权利要求1所述的一种测试和烧录叠封芯片的方法，其特征在于：

所述主芯片包括第一总线控制单元，所述控制信号与所述第一总线控制单元匹配；

所述互联拼接单元解析接收到的所述控制信号后，控制所述主芯片的第二外部引脚与所述第一总线控制单元连接，所述第一总线控制单元将输入到所述叠封芯片的第一外部引脚的命令信号转化为所述主芯片的总线信号，使所述主芯片执行目标操作。

3.如权利要求2所述的一种测试和烧录叠封芯片的方法，其特征在于：

所述从芯片包括第二总线控制单元，所述互联拼接单元解析接收到的所述控制信号后，控制所述主芯片的第二外部引脚与所述从芯片的第二总线控制单元连接，所述第二总线控制单元将输入的所述叠封芯片的第一外部引脚的命令信号转化为所述从芯片的总线信号，使所述从芯片执行目标操作。

4.一种叠封芯片，包括：

该叠封芯片包括主芯片与二个以上的从芯片；

其特征在于：

所述主芯片包括命令解析单元与互联拼接单元；

所述叠封芯片的第一外部引脚与所述主芯片的第二外部引脚连接，所述主芯片的第二外部引脚与所述命令解析单元的输入端连接，所述命令解析单元从所述叠封芯片的第一外部引脚接收并解析连接信号，所述命令解析单元的输出端连接所述互联拼接单元的输入端，所述互联拼接单元的输出端包括第一输出端与第二输出端，所述互联拼接单元的第一输出端连接至每一所述从芯片，所述互联拼接单元内的第二输出端连接所述主芯片的第二外部引脚，所述互联拼接单元解析所接收到的控制信号并根据控制信号选择匹配的所述从芯片，控制所述主芯片的第二外部引脚与相匹配的所述从芯片连接；

所述命令解析单元包括移位寄存器、计数器、比较器，所述移位寄存器的输入端连接所述主芯片的第二外部引脚并接收所述连接信号的数据，所述移位寄存器的输出端连接所述比较器的输入端，所述计数器的输入端连接所述主芯片的第二外部引脚并接收所述连接信号的时钟信号以及使能信号，所述计数器的输出端连接所述比较器的使能端，所述比较器的输出端连接所述互联拼接单元的输入端；

所述互联拼接单元包括译码器与数据选择器，所述命令解析单元的输出端连接所述译码器的输入端，所述译码器的输出端连接所述数据选择器，所述数据选择器的第一端连接所述从芯片，所述数据选择器的第二端连接所述主芯片的第二外部引脚。

5.如权利要求4所述的一种叠封芯片，其特征在于：

所述主芯片包括第一总线控制单元，所述互联拼接单元的第一输出端与所述第一总线控制单元连接。

6.如权利要求5所述的一种叠封芯片，其特征在于：

所述从芯片包括第二总线控制单元，所述互联拼接单元的第一输出端连接至所述从芯片的所述第二总线控制单元。