[发明专利]阻变式存储器的操作电路及操作方法

权利要求书

1.一种阻变式存储器的操作电路，其特征在于，该电路包括：

至少一电容，直接串联于一阻变式存储器，使该阻变式存储器通过该电容接地；

其中，所述阻变式存储器由一阻变存储器单元构成，所述阻变存储器单元为具有一个阻变存储器(RRAM)的1R结构、具有一个晶体管(Transistor)和一个阻变存储器(RRAM)的1T1R结构、或者具有一个选通管(Selector)和一个阻变存储器(RRAM)的1S1R结构；

所述阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线，任意两个阻变存储器单元之间字线的线阻为R_wire，线容为C_wire，这些线容均为并联，线容的影响能够认为是在字线上通过一个大小为n×C_wire的电容接地；串联至少一电容于一阻变式存储器，是利用这些并联的线容作为接地电容；成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。

2.根据权利要求1所述的阻变式存储器的操作电路，其特征在于，所述电容串联连接于该阻变存储器单元的底电极端。

3.一种权利要求1至2中任一项所述的阻变式存储器的操作方法，其特征在于，该方法包括：

串联至少一电容于一阻变式存储器，使该阻变式存储器通过该电容接地；

施加成形或设定脉冲电压于该阻变式存储器，实现对该阻变式存储器的成形或设定操作；

其中，所述阻变式存储器由一阻变存储器单元构成，所述阻变存储器单元为具有一个阻变存储器(RRAM)的1R结构、具有一个晶体管(Transistor)和一个阻变存储器(RRAM)的1T1R结构、或者具有一个选通管(Selector)和一个阻变存储器(RRAM)的1S1R结构；

所述阻变式存储器为m×n的RRAM阵列结构，m和n均为大于等于1的自然数，在列方向上多个阻变存储器单元的顶电极端连接于同一条位线，在行方向上多个阻变存储器单元的底电极端连接于同一条字线，任意两个阻变存储器单元之间字线的线阻为R_wire，线容为C_wire，这些线容均为并联，线容的影响能够认为是在字线上通过一个大小为n×C_wire的电容接地；串联至少一电容于一阻变式存储器，是利用这些并联的线容作为接地电容；成形或设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线。

4.根据权利要求3所述的阻变式存储器的操作方法，其特征在于，所述电容串联连接于该阻变存储器单元的底电极端，所述成形或设定脉冲电压施加于该阻变存储器单元的顶电极端。

5.根据权利要求3所述的阻变式存储器的操作方法，其特征在于，所述成形脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线，具体包括：

通过位线端MUX选择第一行位线BL₁，字线端MUX悬空，使各列字线WL₁、WL₂、……、WL_m通过电容接地；在第一行位线BL₁上施加一定时长的成形脉冲，完成与第一行位线BL₁连接的m个阻变存储器单元成形过程；

与第一行位线BL₁连接的m个阻变存储器单元成形过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL₂，在第二行位线BL₂上施加一定时长的成形电压，完成与第二行位线BL₂连接的m个阻变存储器单元的成形过程；

重复上述过程，直到完成与第n行位线BL_n连接的m个阻变存储器单元的成形过程，使得整个阻变存储器阵列成形过程完成。

6.根据权利要求3所述的阻变式存储器的操作方法，其特征在于，所述设定脉冲电压施加于与多个阻变存储器单元的顶电极端连接的位线，具体包括：

通过位线端MUX选择第一行位线BL₁，字线端MUX悬空，使各列字线WL₁、WL₂、……、WL_m通过电容接地；在第一行位线BL₁上施加一定时长的设定脉冲，完成与第一行位线BL₁连接的m个阻变存储器单元设定过程；

与第一行位线BL₁连接的m个阻变存储器单元的设定过程完成后，打开字线端MUX并接地，将电容上的电压重置为0；随后，关闭字线端MUX，再通过位线端MUX选通第二行位线BL₂，在第二行位线BL₂上施加一定时长的设定电压，完成与第二行位线BL₂连接的m个阻变存储器单元的设定过程；

重复上述过程，直到完成与第n行位线BL_n连接的m个阻变存储器单元的设定过程，使得整个阻变存储器阵列设定过程完成。