[发明专利]具有包围型源区的沟槽型功率半导体器件及其制备方法

权利要求书

1.一种具有包围型源区的沟槽型功率半导体器件，其特征在于，包括：

衬底区(1)、漂移区(2)、基体区(3)、源区(4)、屏蔽栅(5)、控制栅(6)、绝缘层(7)、源极、漏极(8)以及金属栅极；

所述漂移区(2)与所述衬底区(1)相接，以所述衬底区指向所述漂移区的方向为上方，所述基体区(3)和所述源区(4)依次设置在所述漂移区(2)上方；所述控制栅(6)和所述屏蔽栅(5)由上至下依次设置在所述漂移区(2)的侧方，并通过所述绝缘层(7)分别与所述漂移区(2)、所述基体区(3)和所述源区(4)相接；

所述源区(4)包括P型源区(41)和N型源区(42)；所述P型源区(41)设置在所述基体区(3)上方，所述N型源区(42)设置在所述P型源区(41)侧面与所述绝缘层(7)的相接处，所述N型源区(42)的一侧与所述绝缘层(7)相接，使得所述N型源区(42)被所述P型源区(41)半包围；

所述源极设置在所述源区(4)上方；所述漏极(8)设置在所述衬底区(1)下方；所述金属栅极设在所述控制栅(6)上方。

2.根据权利要求1所述的具有包围型源区的沟槽型功率半导体器件，其特征在于，

所述漂移区(2)具有第一顶面(21)、第二顶面(22)和第三顶面(23)；其中，所述第一顶面(21)、所述第二顶面(22)和所述第三顶面(23)与所述衬底区(1)的距离逐渐增加；

所述第一顶面(21)通过所述绝缘层(7)与所述屏蔽栅(5)的底面相接；所述第二顶面(22)与所述基体区(3)的底部相接；所述第三顶面(23)与所述源区(4)顶面平齐，使得所述基体区(3)和所述源区(4)均设置在所述漂移区(2)中所述第二顶面(22)与所述第三顶面(23)形成的下凹处。

3.根据权利要求1所述的具有包围型源区的沟槽型功率半导体器件，其特征在于，

所述P型源区(41)和所述N型源区(42)的宽度比和长度比均为2:1。

4.根据权利要求2所述的具有包围型源区的沟槽型功率半导体器件，其特征在于，

所述第二顶面(22)与所述第三顶面(23)的面积比为1:1。

5.根据权利要求1所述的具有包围型源区的沟槽型功率半导体器件，其特征在于，

所述P型源区(41)和所述N型源区(42)的掺杂浓度均为重掺杂浓度。

6.根据权利要求5所述的具有包围型源区的沟槽型功率半导体器件，其特征在于，

所述衬底区(1)的掺杂类型为N型掺杂，且所述衬底区(1)的掺杂浓度为重掺杂浓度；

所述漂移区(2)的掺杂类型为N型掺杂，且所述漂移区(2)的掺杂浓度为轻掺杂浓度；

所述基体区(3)的掺杂类型为P型掺杂，且所述基体区(3)的掺杂浓度为中掺杂浓度；

所述屏蔽栅(5)和所述控制栅(6)的掺杂类型均为P型掺杂；所述屏蔽栅(5)和所述控制栅(6)的掺杂浓度均为重掺杂浓度。

7.一种具有包围型源区的沟槽型功率半导体器件的制备方法，其特征在于，用于制备如权利要求1-6任一项所述的具有包围型源区的沟槽型功率半导体器件，包括：

以半导体材料制作衬底区；

在所述衬底区上外延形成漂移区；

在所述漂移区上以离子注入或扩散方式形成基体区；

在所述漂移区的一侧刻蚀沟槽；

在所述沟槽内依次沉积氧化物、多晶硅、氧化物、多晶硅，形成绝缘层、屏蔽栅和控制栅；

在所述基体区上贴合所述绝缘层的位置局部掺杂形成N型源区，并在所述N型源区外围掺杂形成P型源区，使得所述N型源区被所述P型源区半包围；

在所述P型源区和所述N型源区的上方制作源极；

在所述沟槽上方形成金属栅极；

在所述衬底区的底部制作漏极。