[发明专利]跨多个存储器管芯封装的电力管理

说明书

本公开涉及跨多个存储器管芯封装的电力管理。多种应用可以包含多个存储器管芯封装，所述多个存储器管芯封装被配置成参与跨所述多个存储器管芯封装的峰值电力管理PPM。耦接到所述多个存储器管芯封装中的每个存储器管芯的通信线路可以用于促进所述PPM。全局管理管芯可以在所述多个存储器管芯封装之间启动通信序列，以通过在所述通信线路上驱动信号来跨所述多个存储器管芯封装共享电流预算。本地管理管芯可以使用由所述全局管理管芯在所述通信线路上驱动的具有时钟脉冲的接收到的信号来参与所述PPM。为了参与全局PPM，待被选择作为所述全局管理管芯或本地管理管芯的每个存储器管芯都可以被构造成具有一或多个控制器以与所述多个存储器管芯封装介接并且处理电流预算限制。

技术领域

本公开的实施例总体上涉及存储器装置和存储器装置的操作，并且更具体地涉及管理存储器装置的电力预算。

背景技术

存储器装置通常作为内部半导体集成电路设置于计算机或其它电子装置中。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。易失性存储器需要电力来维护其数据并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。非易失性存储器可以在断电时保留所存储的数据，并且包含闪速存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器(如相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)和磁阻式随机存取存储器(MRAM)或三维(3D)XPoint^TM存储器等。

闪速存储器被用作各种电子应用的非易失性存储器。闪速存储器装置通常包含允许高存储器密度、高可靠性和低电力消耗的一或多组的单晶体管、浮栅或电荷俘获存储器胞元。两种常见类型的闪速存储器阵列架构包含以逻辑形式命名的与非架构和或非架构，每种架构的基本存储器胞元配置被布置成逻辑形式。存储器阵列的存储器胞元通常被布置成矩阵。在一个实例中，阵列的行中的每个浮栅存储器胞元的栅极耦接到存取线(例如，字线)。在或非架构中，阵列的列中的每个存储器胞元的漏极耦接到数据线(例如，位线)。在与非架构中，阵列的串中的每个存储器胞元的漏极在源极线与位线之间(源极到漏极)串联耦接在一起。

在一些与非存储器管芯中，实施峰值电力管理(PPM)逻辑来控制存储器管芯中的峰值功耗。现有PPM设计聚焦于存储器阵列操作，如擦除、编程阵列、读取阵列或独立字线读取(iWL)。PPM逻辑可以用存储器管芯封装中的多个存储器管芯来实施。然而，在固态驱动器(SSD)上，SSD的存储器系统中可以存在多个存储器管芯封装以实现高密度SSD设计。所述多个存储器管芯封装可以是多个与非存储器管芯封装。用于与非存储器管芯的常规PPM设计针对PPM操作的同一封装中的与非存储器管芯之间的通信。当多个存储器管芯封装同时达到其各自的最大峰值时，具有多个与非存储器管芯封装的存储器系统可能无法避免超过峰值电力系统预算或电力输送网络(PDN)中的电压降。

在一些常规SSD设计中，多个与非存储器管芯被配置在PPM组中。例如，十六管芯封装(16DP)可以被布置为四信道封装，每个信道有四个存储器管芯。在这种布置中，每个信道的四个与非存储器管芯可以形成一个PPM组，用于存储器管芯封装中的操作。关于为一个封装中的一个信道中的四个管芯工作的常规PPM，可能会在电力预算方面与来自存储器系统中另一个存储器管芯封装的信道中的四个存储器管芯发生冲突。峰值能量不会跨多个封装交错，使得两个或更多个存储器管芯封装的峰值能量可能会重叠，从而超过存储器系统的总能量预算。这降低了存储器系统中的PPM效率。另外，在PPM性能调节中，使用与非PPM固件的调节会考虑存储器系统中发生的最坏情况，即使此类情况发生的概率非常小。跨多个存储器管芯封装的PPM功能增强可以有助于提供控制峰值电力或PDN电压降的效率。

发明内容