[发明专利]纳米片的多阈值电压在审
申请号: | 202111435501.9 | 申请日: | 2021-11-29 |
公开(公告)号: | CN114649399A | 公开(公告)日: | 2022-06-21 |
发明(设计)人: | 张婧芸;安藤崇志;李忠贤;A·雷茨尼采克 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/10;H01L29/78 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 王英杰;于静 |
地址: | 美国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 纳米 阈值 电压 | ||
1.一种半导体结构,包括:
在衬底上的纳米片堆叠,每个纳米片堆叠包括垂直对准并且一个堆叠在另一个顶部上的牺牲半导体材料和半导体沟道材料的交替层;以及
结晶化的栅极电介质层,围绕所述纳米片堆叠的第一子组的所述半导体沟道层;
偶极层,在所述结晶化的栅极电介质的顶部上并且围绕所述纳米片堆叠的所述第一子组的所述半导体沟道材料层;以及
栅极电介质,由围绕所述纳米片堆叠的第二子组的所述半导体沟道层的扩散偶极子材料改性。
2.根据权利要求1所述的半导体结构,还包括:
第一栅极导体层,其与所述纳米片堆叠正交,所述第一栅极导体包围所述纳米片堆叠的所述半导体沟道材料层。
3.根据权利要求1所述的半导体结构,其中结晶化所述栅极电介质包括退火所述栅极电介质以形成所述结晶化的栅极电介质。
4.根据权利要求1所述的半导体结构,其中所述牺牲半导体材料层包括硅锗。
5.根据权利要求1所述的半导体结构,还包括:
源漏极区,从所述纳米片堆叠的所述半导体沟道材料层的任一端横向延伸。
6.根据权利要求1所述的半导体结构,其中所述结晶化的栅极电介质层直接接触并覆盖相邻纳米片堆叠之间的浅沟槽隔离区。
7.一种半导体结构,包括:
在衬底上的纳米片堆叠,每个纳米片堆叠包括垂直对准并且一个堆叠在另一个顶部上的牺牲半导体材料和半导体沟道材料的交替层;以及
结晶化的栅极电介质,围绕所述纳米片堆叠的所述半导体沟道层。
8.根据权利要求7所述的半导体结构,还包括:
偶极层,在所述结晶的栅极电介质的顶部上并且围绕所述纳米片堆叠的子组的所述半导体沟道材料层。
9.根据权利要求7所述的半导体结构,还包括:
第一栅极导体层,与所述纳米片堆叠正交,所述第一栅极导体包围所述纳米片堆叠的所述半导体沟道材料层。
10.根据权利要求7所述的半导体结构,其中结晶化所述栅极电介质包括退火所述栅极电介质以形成所述结晶化的栅极电介质。
11.根据权利要求7所述的半导体结构,其中所述牺牲半导体材料层包括硅锗。
12.根据权利要求7所述的半导体结构,还包括:
源漏极区,从所述纳米片堆叠的所述半导体沟道材料层的任一端横向延伸。
13.根据权利要求7所述的半导体结构,其中所述结晶化的栅极电介质层直接接触并覆盖相邻纳米片堆叠之间的浅沟槽隔离区。
14.一种方法,包括:
在衬底上形成纳米片堆叠,每个纳米片堆叠包括垂直对准并且一个堆叠在另一个顶部上的牺牲半导体材料和半导体沟道材料的交替层;
去除该组纳米片堆叠的所述牺牲半导体材料层;
形成围绕所述纳米片堆叠的所述半导体沟道层的栅极电介质;以及
结晶化所述纳米片堆叠的子组的所述栅极电介质。
15.根据权利要求14所述的方法,还包括:
形成围绕所述栅极电介质的偶极层,所述栅极电介质围绕所述纳米片堆叠的子组的所述半导体沟道层。
16.根据权利要求14所述的方法,还包括:
将所述偶极层扩散到围绕所述纳米片层堆叠的所述子组的所述半导体沟道层的所述栅极电介质中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111435501.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类