[发明专利]一种PCIe板卡及其应用方法、系统及相关装置

说明书

本申请提供一种PCIe板卡，包括：支持标准PCIe x16引脚的PCB主板；设于所述PCB主板上的PT4161L Re‑timer芯片；所述PT4161L Re‑timer芯片包含上行端口和下行端口；与所述PT4161L Re‑timer芯片相连，用于外连接的连接器。本申请提供的PCIe板卡，通过采用PT4161L Re‑timer芯片，即将智能复位时器应用于信号传输，降低信号传输时的衰减，提高信号传输指令，从而便于延伸PCIe信号，可以应用至包含标准x16 PCIe Slot的PCIe应用端。本申请还提供一种PCIe板卡的应用方法、应用系统、计算机可读存储介质和电子设备，具有上述有益效果。

技术领域

本申请涉及电路设计领域，特别涉及一种PCIe板卡及其应用方法、应用系统、计算机可读存储介质和电子设备。

背景技术

PCI-SIG协会目前已推出了PCI Express第五代的版本， PCIe 5.0传输速率已达32GT/s，未来的PCIe 6.0甚至是将达64GT/s，传输速率越高时，传输接口内部信号会衰减得越严重。信号衰减的问题可通过缩短各单位间信号需传输的距离，但现有的PCB尺寸大小不变的状况下，只能采用更好的PCB材料，但成本较高，不利于实际应用。

发明内容

本申请的目的是提供一种PCIe板卡及其应用方法、应用系统、计算机可读存储介质和电子设备，能够降低PCIE信号衰减，提升PCIE信号传输质量。

为解决上述技术问题，本申请提供一种PCIe板卡，包括：

支持标准PCIe x16 引脚的PCB主板；

设于所述PCB主板上的PT4161L Re-timer芯片；所述PT4161L Re-timer芯片包含上行端口和下行端口；

与所述PT4161L Re-timer芯片相连，用于外连接的CDFP高速信号连接器或TE连接器；

与所述PT4161L Re-timer芯片通过第一预设引脚相连，2进4出的时钟芯片；

当所述第一预设引脚为低电平时，所述时钟芯片用于将输入端切换至母板上金手指进入的时钟信号，并将所述时钟信号输入至所述PT4161L Re-timer芯片和PCIe应用端的输入端。

可选的，当主端和应用端分别包含第一板卡和第二板卡时，包括：

所述第一板卡的电源通过所述连接器与预设针脚与两级MOSFET相连，所述两级MOSFET与传输至应用端的电源时序控制电路相连，所述两级MOSFET用于所述第一板卡启动时对启动电压隔离并降压接至所述电源时序控制电路。

本申请还提供一种PCIe板卡的应用方法，基于上文所述的PCIe板卡，其特征在于，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，应用方法包括：

当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；

当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。

可选的，若所述PCIe板卡包括2进4出的时钟芯片，还包括：

将所述目标针脚与所述时钟芯片的sel引脚相连；

当所述目标引脚为低电位时，主端中的所述时钟芯片将输入端切换至主板端的金手指进入的时钟信号，并输出所述时钟信号至所述PT4161L Re-timer芯片和应用端的时钟芯片的输入端；