[发明专利]一种PCIe板卡及其应用方法、系统及相关装置

权利要求书

1.一种PCIe板卡，其特征在于，包括：

支持标准PCIe x16 引脚的PCB主板；

设于所述PCB主板上的PT4161L Re-timer芯片；所述PT4161L Re-timer芯片包含上行端口和下行端口；

与所述PT4161L Re-timer芯片相连，用于外连接的CDFP高速信号连接器或TE连接器；

与所述PT4161L Re-timer芯片通过第一预设引脚相连，2进4出的时钟芯片；

当所述第一预设引脚为低电平时，所述时钟芯片用于将输入端切换至母板上金手指进入的时钟信号，并将所述时钟信号输入至所述PT4161L Re-timer芯片和PCIe应用端的输入端；

其中，当主端和应用端分别包含第一板卡和第二板卡时，包括：

所述第一板卡的电源通过所述连接器与预设针脚与两级MOSFET相连，所述两级MOSFET与传输至应用端的电源时序控制电路相连，所述两级MOSFET用于所述第一板卡启动时对启动电压隔离并降压接至所述电源时序控制电路。

2.一种PCIe板卡的应用方法，基于权利要求1所述的PCIe板卡，其特征在于，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，应用方法包括：

当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；

当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。

3.根据权利要求2所述的应用方法，其特征在于，若所述PCIe板卡包括2进4出的时钟芯片，还包括：

将所述目标针脚与所述时钟芯片的sel引脚相连；

当所述目标引脚为低电位时，主端中的所述时钟芯片将输入端切换至主板端的金手指进入的时钟信号，并输出所述时钟信号至所述PT4161L Re-timer芯片和应用端的时钟芯片的输入端；

所述应用端的时钟芯片输出的时钟信号作为所述应用端采用的时钟信号。

4.根据权利要求2所述的应用方法，其特征在于，还包括：

当主端启动时，对所述主端的第一板卡启动时的启动电压进行电压隔离，并降压接至应用端的电源时序控制电路；所述电源时序控制电路用于控制所述应用端的电源控制单元。

5.一种PCIe板卡的应用系统，基于权利要求1所述的板卡，其特征在于，所述PCIe板卡的PCIe x16插槽中的目标针脚一端接地，另一端与PT4161L Re-timer芯片的GPIO接口相连，包括：

第一应用模块，用于当所述GPIO接收到高电位时，所述PT4161L Re-timer芯片从第一带电可擦可编程只读存储器读取韧体数据，并将第一端口设为上行端口，第二端口设为下行端口；

第二应用模块，用于当所述GPIO接收到低电位时，所述PT4161L Re-timer芯片从第二带电可擦可编程只读存储器读取韧体数据，并将第一端口设为下行端口，第二端口设为上行端口。

6.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求2-4任一项所述的PCIe板卡的应用方法的步骤。

7.一种电子设备，其特征在于，包括存储器、处理器和所述PCIe板卡，所述存储器中存有计算机程序，所述处理器调用所述存储器中的计算机程序时实现如权利要求2-4任一项所述的PCIe板卡的应用方法的步骤。