[发明专利]用于先进集成电路结构制造的具有锥变栅极或沟槽接触部的有源栅极上接触结构

说明书

描述了具有锥变栅极或沟槽接触部的有源栅极上接触(COAG)结构。在示例中，一种集成电路结构包括在衬底上方的多个栅极结构，其中，多个栅极结构中的各个栅极结构上具有在侧壁间隔体之间的导电帽盖。多个导电沟槽接触结构与多个栅极结构交替，其中，多个导电沟槽接触结构中的各个导电沟槽接触结构上具有在侧壁间隔体之间的导电帽盖。导电结构与在多个栅极结构中的一个栅极结构上的导电帽盖和侧壁间隔体或者与在多个导电沟槽接触结构中的一个导电沟槽接触结构上的导电帽盖和侧壁间隔体直接接触。

技术领域

本公开的实施例属于先进集成电路结构制造领域，并且更特别地，属于具有锥变(tapered)栅极或沟槽接触部的有源栅极上接触(contact over active gate，COAG)结构。

背景技术

在过去的几十年里，集成电路中特征的缩放已经成为不断增长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限占地面积上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，从而有助于制造具有增加容量的产品。然而，对越来越大容量的驱动并不是没有问题。优化每个器件的性能的必要性变得日益重要。

常规和当前已知的制造工艺中的变化性可能会限制将它们进一步扩展到10纳米节点或亚10纳米节点范围的可能性。因此，未来技术节点所需的功能部件的制造可能要求在当前制造工艺中引入新方法或整合新技术，或者用其取代当前制造工艺。

在集成电路器件的制造中，随着器件尺寸持续按比例缩小，多栅极晶体管(例如，三栅极晶体管)已经变得更加普遍。三栅极晶体管一般地制造在体硅衬底或绝缘体上硅衬底上。在一些情况下，优选体硅衬底，因为它们的成本较低并且与现有的高产量的体硅衬底基础设施兼容。

然而，缩放多栅极晶体管并非没有后果。随着微电子电路的这些基本构建块的尺寸减小，以及随着在给定区域中制造的基本构建块的绝对数量增加，对用于制造这些构建块的半导体工艺的约束已变得难以承受。

附图说明

图1A示出了具有设置在栅极电极的非有源部分之上的栅极接触部的半导体器件的平面图。

图1B示出了具有设置在栅极电极的非有源部分之上的栅极接触部的非平面半导体器件的截面图。

图2A示出了根据本公开的实施例的具有设置在栅极电极的有源部分之上的栅极接触过孔的半导体器件的平面图。

图2B示出了根据本公开的实施例的具有设置在栅极电极的有源部分之上的栅极接触过孔的非平面半导体器件的截面图。

图3A-图3J示出了截面图，其示出了根据本公开的实施例的制造具有锥变栅极或沟槽接触部的有源栅极上接触(COAG)结构的方法中的各项操作。

图4示出了截面图，其示出了根据本公开的实施例的具有锥变栅极或沟槽接触部的有源栅极上接触(COAG)结构。

图5示出了根据本公开的实施例的具有沟槽接触部和栅极接触部的集成电路结构的平面图和对应截面图。

图6A-图6F示出了根据本公开的实施例的各种集成电路结构的截面图，每个集成电路结构具有包括上覆绝缘帽盖层的沟槽接触部并且具有包括上覆绝缘帽盖层的栅极堆叠体。

图7A示出了根据本公开的另一实施例的具有设置在栅极的有源部分之上的栅极接触过孔的另一半导体器件的平面图。

图7B示出了根据本公开的另一实施例的具有耦合一对沟槽接触部的沟槽接触过孔的另一半导体器件的平面图。

图8A-图8E示出了截面图，其表示根据本公开的实施例的制造具有栅极堆叠体的集成电路结构的方法中的各项操作，该栅极堆叠体具有上覆绝缘帽盖层。

图9示出了根据本公开的一种实施方式的计算设备。