[发明专利]一种FPGA布线资源数据压缩办法有效
| 申请号： | 202111354448.X | 申请日： | 2021-11-16 |
| 公开（公告）号： | CN114282474B | 公开（公告）日： | 2022-08-09 |
| 发明（设计）人： | 杨珂;白利达 | 申请（专利权）人： | 山东芯慧微电子科技有限公司 |
| 主分类号： | G06F30/347 | 分类号： | G06F30/347;G06F30/394;G06F115/06 |
| 代理公司： | 南京行高知识产权代理有限公司 32404 | 代理人： | 李晓 |
| 地址： | 250102 山东省济南市历城区高*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 fpga 布线 资源 数据压缩 办法 | ||
1.一种FPGA布线资源数据压缩办法，其特征在于，包括如下步骤：
步骤1：定义对象Tile，其中存放各Tile在FPGA中的坐标、二值位流wireUsage及类型索引TileTypeIndex；
步骤2：定义二维数组TileMap，其中的各数组元素与各TILE在FPGA中的坐标一一对应；
步骤3：定义数组WireList，标识Tile与通道的互联信息；
步骤4：定义数组TileTypeToWireList，存放所有TileType对应的WireList；
步骤5：通过键值对TW能够唯一地定位Tile的位置及Wire端点的位置；通过一组键值对TW,能够唯一地确定一根金属互连线；
步骤6：对象Tile中的WireUsage长度与WireList长度一致，其初始值全为0；在布线过程中，当Tile的某个Wire被选用，则将WireUsage中对应的二值位置为1；表示当前Wire被占用。
2.根据权利要求1所述的FPGA布线资源数据压缩办法，其特征在于：在64位系统下的内存估算公式为：
；
其中LwireList表示wireList的长度，LTileTypeList表示TileTypeList的长度，NTile为Tile的总数。
3.根据权利要求1所述的FPGA布线资源数据压缩办法，其特征在于：使用数组下标查找信息；查找时间复杂度为O(1)。
4.根据权利要求1所述的FPGA布线资源数据压缩办法，其特征在于：同一类型的Tile，坐标可能不同但Wire信息完全相同，Tile的某个Wire端点，可以通过其在WireList下标进行索引。
5.根据权利要求1所述的FPGA布线资源数据压缩办法，其特征在于：所述步骤1中的类型索引TileTypeIndex即为该Tile类型在该数组中的索引。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于山东芯慧微电子科技有限公司，未经山东芯慧微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111354448.X/1.html，转载请声明来源钻瓜专利网。
