[发明专利]非易失性存储器装置

说明书

提供一种非易失性存储器装置。所述非易失性存储器装置包括：存储器单元阵列，在第一半导体层中并且包括连接到第一字线和第一位线的第一存储器单元和连接到第一字线和第二位线的第二存储器单元；页缓冲器电路，在第二半导体层中并且包括连接到第一位线的第一页缓冲器和连接到第二位线的第二页缓冲器；以及页缓冲器控制器，在第二半导体层中。页缓冲器控制器控制第一页缓冲器和第二页缓冲器，使得第一页缓冲器的第一感测节点的发展时序与第二页缓冲器的第二感测节点的发展时序不同。第一页缓冲器比第二页缓冲器靠近贯穿电极区域。

本申请基于并要求于2021年1月29日在韩国知识产权局提交的第10-2021-0013173号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。

技术领域

发明构思涉及一种半导体装置，更具体地，涉及一种用于提高通过页缓冲器检测的数据的可靠性的非易失性存储器装置。

背景技术

半导体存储器装置被分类为易失性存储器装置(诸如，静态随机存取存储器(SRAM)和动态RAM(DRAM))和非易失性存储器装置(诸如，相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM))，易失性存储器装置在电源被中断时丢失存储在其中的数据，非易失性存储器装置即使在电源被中断之后也保持存储在其中的数据。

非易失性存储器装置可执行用于将数据存储在存储器单元中的编程操作和用于输出存储在存储器单元中的数据的读取操作。非易失性存储器装置可执行用于检查编程操作是否已经被正常地执行的编程验证操作。

非易失性存储器装置可在读取操作或编程验证操作中通过页缓冲器检测存储在存储器单元中的数据。在这种情况下，通过页缓冲器检测的数据的可靠性可根据邻近的页缓冲器的感测节点电压而劣化。

发明内容

发明构思提供了一种用于提高在读取操作或编程验证操作中通过页缓冲器检测的数据的可靠性的非易失性存储器装置。

根据发明构思的一方面，提供了一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，形成在第一半导体层中并且包括第一存储器单元和第二存储器单元，第一存储器单元连接到第一字线和第一位线，第二存储器单元连接到第一字线和第二位线；页缓冲器电路，形成在第二半导体层中，第二半导体层在第一方向上位于第一半导体层下方，页缓冲器电路包括第一页缓冲器和第二页缓冲器，第一页缓冲器通过在第一方向上穿过第一半导体层和第二半导体层的第一贯穿电极连接到第一位线，第二页缓冲器通过在第一方向上穿过第一半导体层和第二半导体层的第二贯穿电极连接到第二位线；以及页缓冲器控制器，形成在第二半导体层中，并且被配置为控制第一页缓冲器和第二页缓冲器分别检测分别存储在第一存储器单元和第二存储器单元中的数据值，其中，第一页缓冲器的第一感测节点的发展时序与第二页缓冲器的第二感测节点的发展时序不同，其中，第一页缓冲器比第二页缓冲器靠近第二半导体层的贯穿电极区域，贯穿电极区域具有设置在贯穿电极区域中的第一贯穿电极和第二贯穿电极。

根据发明构思的另一方面，提供了一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，形成在第一半导体层中，并且包括共同连接到第一字线并分别连接到位线的多个存储器单元；页缓冲器，形成在第二半导体层中，第二半导体层在第一方向上位于第一半导体层下方，页缓冲器经由在第一方向上穿过第一半导体层和第二半导体层的贯穿电极分别连接到位线；以及页缓冲器控制器，形成在第二半导体层中，并且被配置为：基于不同的控制时序，控制页缓冲器分别检测分别存储在所述多个存储器单元中的数据值，其中，页缓冲器相对于第二半导体层的贯穿电极区域在垂直于第一方向的第二方向上被布置成排，贯穿电极区域具有设置在贯穿电极区域中的贯穿电极。