[发明专利]集成电路的制造方法及集成电路

权利要求书

1.一种集成电路的制造方法，其特征在于，包括：

在衬底中通过离子注入形成N型埋层；

在所述N型埋层上形成外延层；

在所述外延层中形成有源区和无源区；

在所述无源区中形成多个场氧化层；

在所述外延层中形成多个低压N型阱和多个低压P型阱；

在所述低压N型阱、所述低压P型阱和所述场氧化层上形成多个栅极结构；

形成多个深槽隔离结构，所述深槽隔离结构贯穿所述外延层、所述N型埋层并延伸至所述衬底中。

2.根据权利要求1所述的集成电路的制造方法，其中，形成多个深槽隔离结构的步骤包括：

形成贯穿所述外延层和所述N型埋层的多个深槽，所述深槽的底部延伸至所述衬底中；

在所述深槽中填充介质层，所述介质层覆盖所述深槽的侧壁和底部。

3.根据权利要求2所述的集成电路的制造方法，其中，在所述深槽中填充介质层的步骤之后，还包括：

去除所述深槽底部的所述介质层；

通过所述深槽在所述深槽底部的衬底中通过离子注入形成P型埋层，所述P型埋层围绕所述深槽的底部。

4.根据权利要求3所述的集成电路的制造方法，其中，在形成P型埋层的步骤之后，还包括：

在所述深槽中填充第二多晶硅层；

对所述第二多晶硅层进行P型掺杂以形成所述深槽隔离结构。

5.根据权利要求2所述的集成电路的制造方法，其中，采用低压化学气相沉积或次常压化学气相沉积在所述深槽中填充介质层。

6.根据权利要求2所述的集成电路的制造方法，其中，所述介质层的厚度为0.2μm～0.5μm。

7.根据权利要求2所述的集成电路的制造方法，其中，所述深槽的深度范围包括10μm～20μm，所述深槽的宽度范围包括0.5μm～1.5μm。

8.根据权利要求2所述的制造方法，其中，所述深槽的深宽比包括5：1～20：1。

9.根据权利要求1所述的集成电路的制造方法，其中，所述衬底为P型衬底，所述外延层为N型外延层。

10.根据权利要求1所述的集成电路的制造方法，其中，所述在衬底中通过离子注入形成N型埋层的步骤中，不需要光刻工艺。

11.根据权利要求1所述的集成电路的制造方法，其中，所述外延层的厚度包括4.0μm～6.0μm。

12.根据权利要求1所述的集成电路的制造方法，其中，所述栅极结构包括栅氧化层和第一多晶硅层。

13.根据权利要求12所述的集成电路的制造方法，其中，所述第一多晶硅层的掺杂剂量包括1.0E13～1.0E14/cm²。

14.根据权利要求12所述的集成电路的制造方法，其中，所述第一多晶硅层的电阻值为1.0～4.0Kohm/□。

15.根据权利要求4所述的集成电路的制造方法，其中，在形成多个栅极结构与形成深槽隔离结构的步骤之间，还包括：

在所述低压N型阱和所述低压P型阱中形成多个欧姆接触区。

16.根据权利要求15所述的集成电路的制造方法，其中，在形成深槽隔离结构的步骤之后，还包括：

在所述多个栅极结构、所述多个欧姆接触区、所述外延层、所述多个低压N型阱和所述多个低压P型阱上形成绝缘层；

在所述绝缘层上形成多个金属电极，所述金属电极贯穿所述绝缘层并分别与所述欧姆接触区或所述栅极结构接触；

在所述金属电极上形成钝化层。