[发明专利]用于反熔丝电路中的隔离保护电路结构

说明书

本发明公开一种反熔丝电路中的隔离保护电路结构，属于微电子领域，包括PMOS管P3和P4、NMOS管N2和N3、反相器INV2；反相器INV2的输入端输入控制信号，输出端连接PMOS管P4和NMOS管N3的控制栅；PMOS管P4的漏端连接低压电路节点；PMOS管P3的控制栅连接高压电路节点，漏端连接低压电路节点；NMOS管N2的控制栅连接高压电路节点，漏端接低压电路节点，源端接NMOS管N3的漏端，NMOS管N3的控制栅接反相器INV2的输出端，源端接逻辑电路工作地GNDA。在反熔丝器件编程期间，控制信号为逻辑“高”，该隔离保护电路结构能够将低压电路与编程反熔丝器件用的高压电路隔离开来；在正常工作模式下，控制信号为逻辑“低”，能够实现逻辑信号的正常传输，保护了低压逻辑电路免遭高电压的击穿。

技术领域

本发明涉及微电子技术领域，特别涉及一种用于用于反熔丝电路中的隔离保护电路结构。

背景技术

反熔丝器件是一种非常重要的可编程互连单元，已被广泛地应用于用户可配置集成电路中。在具体的集成电路中，反熔丝器件在编程之前是处于关断状态的，呈现百兆欧姆以上的电阻；编程之后形成低电阻连接。

基于反熔丝技术的用户可配置集成电路中，低压逻辑电路的输入和输出通常都是连接在反熔丝器件组成的布线轨线上。在对反熔丝器件编程时，需要施加能够击穿反熔丝器件的高电压。由于低压逻辑电路是由低压MOS晶体管组成，在反熔丝器件编程期间，低压MOS晶体管很容易因高电压导致击穿而损坏，造成电路可靠性问题。

现有典型的高低压电路之间的隔离保护的结构如图1所示，虽然有助于防止击穿损坏的发生，但它需要电荷泵产生运行所需的栅控制电压，带来了芯片面积的增加以及设计复杂度的增加；另外这种隔离保护结构需要采用高压MOS晶体管，带来了电路传输速度的降低的问题。

发明内容

本发明的目的在于提供一种反熔丝电路中的隔离保护电路结构，以解决现有隔离保护电路需要外加电荷泵产生栅控制电压，从而造成芯片面积增加和设计难度增加、以及需要采用高压MOS管带来电路传输速度降低的问题。

为解决上述技术问题，本发明提供了一种反熔丝电路中的隔离保护电路结构，与低压电路连接，所述低压电路包括反相器INV1和PMOS管P2，反相器INV1的输入端接PMOS管P2的控制栅，输出端接PMOS管P2的漏端，

所述隔离保护电路结构包括PMOS管P3和P4、NMOS管N2和N3、反相器INV2；

所述反相器INV2的输入端输入控制信号，输出端连接PMOS管P4的控制栅和NMOS管N3的控制栅；PMOS管P4的漏端连接第一电路节点JD5；PMOS管P3的控制栅连接第二电路节点JD4，漏端连接第一电路节点JD5；

NMOS管N2的控制栅连接第二电路节点JD4，漏端接第一电路节点JD5，源端接NMOS管N3的漏端，NMOS管N3的控制栅接所述反相器INV2的输出端，源端接逻辑电路工作地GNDA。

可选的，所述PMOS管P3和P4的源端均接逻辑电路工作电源VCCA。

可选的，所述反相器INV1的输入端连接第一电路节点JD5。

本发明还提供了一种用于反熔丝电路中的隔离保护电路结构，与低压电路连接，所述低压电路包括反相器INV1和PMOS管P2，反相器INV1的输入端接PMOS管P2的控制栅，输出端接PMOS管P2的漏端，

所述隔离保护电路结构包括PMOS管P5、NMOS管N4、反相器INV3；

所述反相器INV3的输入端输入控制信号，输出端连接NMOS管N4的源端；

PMOS管P5的控制栅连接第二电路节点JD7，源端连接逻辑电路工作电源VCCA，漏端连接第一电路节点JD8；

NMOS管N4的控制栅连接第二电路节点JD7，源端连接反相器INV3的输出端，漏端连接第一电路节点JD8。