[发明专利]半导体器件

说明书

本公开涉及半导体器件。存储器栅极经由作为存储器元件的栅极绝缘体的绝缘膜形成在半导体衬底上。绝缘膜包括第一绝缘膜、在第一绝缘膜上的第二绝缘膜、在第二绝缘膜上的第三绝缘膜和在第三绝缘膜上的第四绝缘膜。第二绝缘膜是具有电荷累积功能的绝缘膜。第一绝缘膜和第三绝缘膜中的每个的带隙大于第二绝缘膜的带隙。第三绝缘膜由包含金属元素和氧的高介电常数材料形成。第四绝缘膜是氧化硅膜或氮氧化硅膜并且与存储器栅极电极相邻。

相关申请的交叉引用

于2020年11月16日提交的日本专利申请号2020-189964的公开内容(包括说明书、附图和摘要)，通过整体引用并入本文。

技术领域

本发明涉及半导体器件，并且例如适用于包括存储器元件的半导体器件。

背景技术

作为一种电可擦除可编程的非易失性半导体存储器设备，EEPROM(电可擦除可编程只读存储器)得到了广泛的应用。

下面列出了公开的技术。目前广泛使用的以闪存为代表的存储器设备包括：在MISFET(金属绝缘体半导体场效应晶体管)的栅极电极下方、导电且被氧化膜包围的浮置栅极电极或俘获绝缘膜，其中浮置栅极或俘获绝缘膜中的电荷累积状态被用作存储器信息，并且作为晶体管的阈值被读取。该俘获绝缘膜是能够累积电荷的绝缘膜，例如氮化硅膜。通过将电荷注入这样的电荷累积区并且从其中释放电荷，来移动MISFET的阈值，从而可以完成存储器元件的操作。与使用导电浮置栅极膜作为电荷累积区的情况相比，由于电荷离散地累积，数据保持的可靠性更好，因为数据保持的可靠性更好，氮化硅膜上方和下方的氧化膜的厚度可以更薄，并且用于编程和擦除的电压可以更低。

[专利文献1]日本未审查专利申请公开号2019-91820。

专利文献1公开了一种涉及包括存储器元件的半导体器件的技术。

发明内容

需要改进包括存储器元件的半导体器件的性能。

根据本说明书的描述和附图，其他问题和新颖特征将清楚。

根据一个实施例，半导体器件包括半导体衬底和经由第一栅极绝缘膜形成在半导体衬底上的第一栅极电极。第一栅绝缘层包括第一绝缘层、在第一绝缘层上的第二绝缘层、在第二绝缘层上的第三绝缘层和在第三绝缘层上的第四绝缘层。第二绝缘膜是具有电荷累积功能的绝缘膜，第一绝缘膜和第三绝缘膜的带隙均大于第二绝缘膜的带隙。第三绝缘膜由包含金属元素和氧的高介电常数材料制成。第四绝缘膜是氧化硅膜或氮氧化硅膜并且与第一栅极电极相邻。

根据一个实施例，可以提高半导体器件的性能。

附图说明

图1是一个实施例的半导体器件的主要部分的截面图；

图2是一个实施例的半导体器件的主要部分的截面图；

图3是一个实施例的半导体器件的主要部分的截面图；

图4是用于说明一个实施例的半导体器件中的存储器元件的能带结构的说明图；

图5是一个实施例的半导体器件的制造过程中的主要部分的截面图；

图6是继图5之后的半导体器件的制造过程中的主要部分的截面图；

图7是继图6之后的半导体器件的制造过程中的主要部分的截面图；

图8是继图7之后的半导体器件的制造过程中的主要部分的截面图；

图9是继图8之后的半导体器件的制造过程中的主要部分的截面图；

图10是继图9之后的半导体器件的制造过程中的主要部分的截面图；

图11是继图10之后的半导体器件的制造过程中的主要部分的截面图；