[发明专利]控制NAND闪存元胞区有效场高度的工艺方法在审
| 申请号: | 202111254190.6 | 申请日: | 2021-10-27 |
| 公开(公告)号: | CN114093876A | 公开(公告)日: | 2022-02-25 |
| 发明(设计)人: | 李健;吴一姗;王奇伟 | 申请(专利权)人: | 上海华力微电子有限公司 |
| 主分类号: | H01L27/11524 | 分类号: | H01L27/11524;H01L21/28 |
| 代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 焦天雷 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 控制 nand 闪存 元胞区 有效 高度 工艺 方法 | ||
1.一种控制NAND闪存元胞区有效场高度的工艺方法,其特征在于,包括以下步骤:
S1,按现有工艺形成有源区、浮栅以及STI氧化层;
S2,执行第一次刻蚀,去除部分STI氧化层;
S3,执行第二次刻蚀,再次去除部分STI氧化层,使STI氧化层降低到指定高度;
S4,量测沟槽内STI氧化层厚度;
S5,确定执行第三次刻蚀使STI氧化层达到设计厚度所需要工艺时间;
S6,执行第三次刻蚀,使STI氧化层达到设计厚度。
2.如权利要求1所述控制NAND闪存元胞区有效场高度的工艺方法,其特征在于:第一次刻蚀和第二次刻蚀采用不同的刻蚀工艺,第二次刻蚀能形成剩余STI氧化层顶部为平面的形貌。
3.如权利要求1所述控制NAND闪存元胞区有效场高度的工艺方法,其特征在于:第一次刻蚀和第二次刻蚀采用不同的刻蚀工艺,第一次刻蚀和第三次刻蚀采用相同的刻蚀工艺。
4.如权利要求1所述控制NAND闪存元胞区有效场高度的工艺方法,其特征在于:执行步骤S3时,剩余STI氧化层顶部为平面。
5.如权利要求1所述控制NAND闪存元胞区有效场高度的工艺方法,其特征在于:第一次刻蚀采用湿法刻蚀,第二次刻蚀采用干法刻蚀,第三次刻蚀采用湿法刻蚀,第二次刻蚀能形成剩余STI氧化层顶部为平面的形貌。
6.如权利要求1所述控制NAND闪存元胞区有效场高度的工艺方法,其特征在于:STI氧化层指定高度为STI氧化层原有厚度的2/3。
7.如权利要求1所述控制NAND闪存元胞区有效场高度的工艺方法,其特征在于:实施步骤S5时,通过先进工艺控制系统(APC)确定执行第三次刻蚀使STI氧化层达到设计厚度所需要工艺时间。
8.如权利要求1-7任意一项所述控制NAND闪存元胞区有效场高度的工艺方法,其特征在于:其能用于22nm、20nm或16nm以下NAND闪存制作工艺。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111254190.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





