[发明专利]一种一步成型Split Gate MOSFET的制备方法

说明书

本发明公开了一种一步成型Split Gate MOSFET的制备方法，涉及半导体功率器件技术领域。用于解决现有的MOSFET器件制备为了避免在外围terminal trench的liner oxide上有gate poly残留，存在增加制备步骤导致制备成本增加的问题。包括：在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层；所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述source poly层、liner Oxide层进行刻蚀；将所述第二光刻胶层去取，通过刻蚀方法对所述liner Oxide层进行刻蚀；在第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成gate oxide层和gate poly层。

技术领域

本发明涉及半导体功率器件技术领域，更具体的涉及一种一步成型Split GateMOSFET的制备方法。

背景技术

SGT(Split-Gate-Trench，屏蔽栅极沟槽)结构的一步成型工艺传统制作方法是通过source poly mask的光刻胶对cell区的poly进行刻蚀，然后去掉光刻胶对cell区linerOxide进行湿法刻蚀，这样的工艺存在以下缺点，如图1A所示，在外围terminal区域的linerOxide层107中留下空洞，在gate poly层111填充以及etch back后有poly残留的风险，使得源极(S)、栅极(G)短接造成漏电；如图1B所示，cell的IPO形貌不平整且厚度不易掌控(gatepoly层111和source poly层108)，在角落位置三维结构下电场较为集中，容易造成IGSS漏电，同时IPO厚度较薄时，会增加器件的Ciss/Qgd等动态参数，增加器件在应用端的功耗。

现有技术中，若要进一步降低上述风险，通常晶圆制造厂会通过增加一层mask对外围terminal区域进行遮挡，保证在湿法刻蚀的时候不会对外围terminal区域造成影响，避免形成空洞的结构，从而大大降低工艺控制的难度，但是这样的做法会增加制造成本。

综上所述，现有的MOSFET器件制备为了避免在外围terminal trench的lineroxide上有gate poly残留，存在增加制备步骤导致制备成本增加的问题。

发明内容

本发明实施例提供一种一步成型Split Gate MOSFET的制备方法，用于解决现有的MOSFET器件制备为了避免在外围terminal trench的liner oxide上有gate poly残留，存在增加制备步骤导致制备成本增加的问题。

本发明实施例提供一种一步成型Split Gate MOSFET的制备方法，包括：

在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层；其中，第一沟槽位于第一导电外延层内的terminal区域，第二沟槽位于第一导电外延层内的cell区域，第一导电外延层上设置包括有第一Oxide层和第一光刻胶层；

在所述第二沟槽的顶部两侧、第一个沟槽的顶部以及第一沟槽的顶部两侧形成第二光刻胶层，通过刻蚀方法对所述第二沟槽内的所述source poly层、liner Oxide层进行刻蚀；

将所述第二光刻胶层去取，通过刻蚀方法对所述liner Oxide层进行刻蚀；在第二沟槽内、所述第二沟槽的顶部两侧、所述第一沟槽的顶部以及所述第一沟槽的顶部两侧形成gate oxide层和gate poly层；

通过两次离子注入，在位于所述第一导电外延层内形成第二导电类型体区和第一导电类型源区；在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。

优选地，所述在第一沟槽内和第二沟槽内依次形成liner Oxide层和source poly层之前，还包括：